特許ウォッチ

公開番号2025000477
公報種別公開特許公報(A)
公開日2025-01-07
出願番号2023100352
出願日2023-06-19
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H01L 21/3205 20060101AFI20241224BHJP(基本的電気素子)
要約【課題】配線内の異なる層の間での原子の拡散を抑制可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、第1絶縁膜を備える。前記装置はさらに、前記第1絶縁膜内で前記第1絶縁膜の側面および上面に設けられ、金属元素である第1元素を含む第1層と、前記第1絶縁膜内で前記第1層の側面および上面に設けられ、前記第1元素と異なる金属元素である第2元素と、前記第1元素および前記第2元素と異なる第3元素とを含む第2層と、を含む第1配線を備える。前記第2層は、前記第1層の側面に順に設けられた第1部分、中間領域、および第2部分を含む。前記中間領域内の前記第3元素の濃度は、前記第1部分内の前記第3元素の濃度よりも高く、かつ、前記第2部分内の前記第3元素の濃度よりも高い。
【選択図】図5
特許請求の範囲【請求項１】
第１絶縁膜と、
前記第１絶縁膜内で前記第１絶縁膜の側面および上面に設けられ、金属元素である第１元素を含む第１層と、前記第１絶縁膜内で前記第１層の側面および上面に設けられ、前記第１元素と異なる金属元素である第２元素と、前記第１元素および前記第２元素と異なる第３元素とを含む第２層と、を含む第１配線とを備え、
前記第２層は、前記第１層の側面に順に設けられた第１部分、中間領域、および第２部分を含み、
前記中間領域内の前記第３元素の濃度は、前記第１部分内の前記第３元素の濃度よりも高く、かつ、前記第２部分内の前記第３元素の濃度よりも高い、
半導体装置。
続きを表示（約 650 文字）【請求項２】
前記第１部分、前記中間領域、および前記第２部分は、前記第１層の側面および上面に順に設けられている、請求項１に記載の半導体装置。
【請求項３】
前記第２部分は、前記中間領域を介して前記第１部分と対向する部分と、前記中間領域を介さずに前記第１部分と対向する部分とを含む、請求項１に記載の半導体装置。
【請求項４】
前記第１層は、前記第１配線内のバリアメタル層であり、前記第２層は、前記第１配線内の配線材層である、請求項１に記載の半導体装置。
【請求項５】
前記第１元素は、Ｔｉ（チタン）である、請求項１に記載の半導体装置。
【請求項６】
前記第２元素は、Ｃｕ（銅）である、請求項１に記載の半導体装置。
【請求項７】
前記第３元素は、Ｃ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）、またはＣｌ（塩素）である、請求項１に記載の半導体装置。
【請求項８】
前記第３元素は、非金属元素である、請求項１に記載の半導体装置。
【請求項９】
前記第２層は、不純物元素として前記第３元素を含む金属層である、請求項１に記載の半導体装置。
【請求項１０】
前記中間領域内の前記第３元素の濃度は、前記第１部分内の前記第３元素の濃度、および／または、前記第２部分内の前記第３元素の濃度の５倍以上である、請求項１に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
複数の層を含む配線を形成する場合、ある層内の原子が別の層に拡散することが問題となり得る。例えば、バリアメタル層内の金属原子が配線材層に拡散することが問題となり得る。
【先行技術文献】
【特許文献】
【０００３】
特開平１１－０１６９１２号公報
特開２０００－１５０６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
配線内の異なる層の間での原子の拡散を抑制可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、第１絶縁膜を備える。前記装置はさらに、前記第１絶縁膜内で前記第１絶縁膜の側面および上面に設けられ、金属元素である第１元素を含む第１層と、前記第１絶縁膜内で前記第１層の側面および上面に設けられ、前記第１元素と異なる金属元素である第２元素と、前記第１元素および前記第２元素と異なる第３元素とを含む第２層と、を含む第１配線を備える。前記第２層は、前記第１層の側面に順に設けられた第１部分、中間領域、および第２部分を含む。前記中間領域内の前記第３元素の濃度は、前記第１部分内の前記第３元素の濃度よりも高く、かつ、前記第２部分内の前記第３元素の濃度よりも高い。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構造を示す断面図である。
第１実施形態の半導体装置の構造を示す拡大断面図である。
第１実施形態の半導体装置の製造方法を示す断面図(1/2)である。
第１実施形態の半導体装置の製造方法を示す断面図(2/2)である。
第１実施形態の半導体装置の構造を示す断面図である。
第１実施形態の半導体装置の製造方法を示す断面図(1/2)である。
第１実施形態の半導体装置の製造方法を示す断面図(2/2)である。
第１実施形態の比較例の半導体装置の製造方法を示す断面図である。
第１実施形態の半導体装置の特性を示すグラフである。
第１実施形態の半導体装置の特性を示す別のグラフである。
第１実施形態の半導体装置の特性を示す別のグラフである。
第１実施形態の半導体装置の特性を示す別のグラフである。
第２実施形態の半導体装置の構造を示す断面図である。
第２実施形態の半導体装置の製造方法を示す断面図(1/2)である。
第２実施形態の半導体装置の製造方法を示す断面図(2/2)である。
第２実施形態およびその比較例の半導体装置の特性を説明するための断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１～図１６において、同一の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。
【０００９】
本実施形態の半導体装置は、例えば３次元半導体メモリを備える。本実施形態の半導体装置は、後述するように、アレイチップ１を含むアレイウェハと、回路チップ２を含む回路ウェハとを貼り合わせることで製造される。
【００１０】
アレイチップ１は、複数のメモリセルを含むメモリセルアレイ１１と、メモリセルアレイ１１上の絶縁膜１２と、メモリセルアレイ１１下の層間絶縁膜１３とを備える。絶縁膜１２は例えば、ＳｉＯ
２
膜（シリコン酸化膜）である。層間絶縁膜１３は例えば、ＳｉＯ
２
膜とその他の絶縁膜とを含む積層膜である。
（【００１１】以降は省略されています）

関連特許