特許ウォッチ

公開番号2025001169
公報種別公開特許公報(A)
公開日2025-01-08
出願番号2023100615
出願日2023-06-20
発明の名称半導体記憶装置及びその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10D 30/68 20250101AFI20241225BHJP()
要約【課題】高信頼性を有する半導体記憶装置を提供する。
【解決手段】金属酸化物又は金属酸窒化物を含有する第1電荷蓄積膜40と、を備える半導体記憶装置100であって、第1絶縁層10と、第1導電層20と、第2絶縁層12と、が第1方向Zに順に積層された第1積層体S1と、第1積層体と離間して設けられ、第1方向に延びる半導体膜3と、第1積層体と半導体膜の間に設けられ、第1方向に延びるトンネル絶縁膜4と、第1導電層とトンネル絶縁膜の間に設けられた第1ブロック絶縁膜30と、トンネル絶縁膜と第1ブロック絶縁膜の間に設けられた第1部分42と、トンネル絶縁膜と第1絶縁層の間に設けられ、第1部分に接続された第2部分44と、トンネル絶縁膜と第2絶縁層の間に設けられ、第1部分に接続された第3部分46と、を有する。
【選択図】図3
特許請求の範囲【請求項１】
第１絶縁層と、第１導電層と、第２絶縁層と、が第１方向に順に積層された第１積層体と、
前記第１積層体と離間して設けられ、前記第１方向に延びる半導体膜と、
前記第１積層体と前記半導体膜の間に設けられ、前記第１方向に延びるトンネル絶縁膜と、
前記第１導電層と前記トンネル絶縁膜の間に設けられた第１ブロック絶縁膜と、
前記トンネル絶縁膜と前記第１ブロック絶縁膜の間に設けられた第１部分と、
前記トンネル絶縁膜と前記第１絶縁層の間に設けられ、前記第１部分に接続された第２部分と、
前記トンネル絶縁膜と前記第２絶縁層の間に設けられ、前記第１部分に接続された第３部分と、
を有し、金属酸化物又は金属酸窒化物を含有する第１電荷蓄積膜と、
を備える半導体記憶装置。
続きを表示（約 1,800 文字）【請求項２】
前記第１電荷蓄積膜は、Ａｌ（アルミニウム）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｔａ（タンタル）及びＮｂ（ニオブ）からなる群から選択される少なくとも１種類の第１元素を含有する、
請求項１記載の半導体記憶装置。
【請求項３】
前記第１電荷蓄積膜は、
Ｎ（窒素）、Ｓｉ（シリコン）、Ａｌ（アルミニウム）及びランタノイド元素からなる群から選択される少なくとも１種類の第２元素と、
Ｈｆ又はＺｒと、
を含有する、
請求項１記載の半導体記憶装置。
【請求項４】
前記第１電荷蓄積膜は、前記第２元素を２０原子％以下含有する、
請求項３記載の半導体記憶装置。
【請求項５】
前記第１導電層は、
前記第１絶縁層と前記第２絶縁層の間に設けられた第４部分と、
前記第２部分と前記第３部分の間に設けられ、前記第４部分に接続され、前記第１方向における前記第４部分の膜厚よりも前記第１方向における膜厚の厚い第５部分と、
を有する請求項１記載の半導体記憶装置。
【請求項６】
前記第１積層体は、前記第１絶縁層と、前記第１導電層と、前記第２絶縁層と、第２導電層と、第３絶縁層と、が前記第１方向に順に積層されており、
前記半導体記憶装置は、
前記第２導電層と前記トンネル絶縁膜の間に、前記第１ブロック絶縁膜と離間して設けられた第２ブロック絶縁膜と、
前記トンネル絶縁膜と前記第２ブロック絶縁膜の間に設けられた第６部分と、
前記トンネル絶縁膜と前記第２絶縁層の間に設けられ、前記第６部分に接続された第７部分と、
前記トンネル絶縁膜と前記第３絶縁層の間に設けられ、前記第６部分に接続された第８部分と、
を有し、金属酸化物又は金属酸窒化物を含有し、前記第１電荷蓄積膜と離間して設けられた第２電荷蓄積膜と、
をさらに備える請求項１記載の半導体記憶装置。
【請求項７】
前記第１絶縁層、前記第２絶縁層、及び前記第１ブロック絶縁膜と、前記第１導電層の間に設けられた第３ブロック絶縁膜と、
をさらに備える請求項１記載の半導体記憶装置。
【請求項８】
第１絶縁層と、第１犠牲層と、第２絶縁層と、が第１方向に順に積層された第２積層体を形成し、
前記第２積層体を貫通し前記第１方向に延びる開口部を形成し、前記第１絶縁層の側面、前記第１犠牲層の側面及び前記第２絶縁層の側面を前記開口部に露出させ、
Ｎ（窒素）又はＳｉ（シリコン）を含む第１膜を、前記第１犠牲層の前記側面に形成し、
第１部分、第２部分及び第３部分を有し、金属酸化物又は金属酸窒化物を含有する第１電荷蓄積膜を、前記第２部分が前記第１絶縁層及び前記第１膜に隣接して設けられ、前記第３部分が前記第２絶縁層及び前記第１膜に隣接して設けられ、前記第１膜が前記第１犠牲層と前記第１部分の間に設けられ、前記第１部分が前記第２部分及び前記第３部分に接続されるように形成し、
前記第１膜を酸化して第１ブロック絶縁膜を形成し、
前記第１方向に延びるトンネル絶縁膜を、前記第１ブロック絶縁膜が前記第２積層体と前記トンネル絶縁膜の間に設けられるように形成し、
前記第１方向に延びる半導体膜を、前記トンネル絶縁膜が前記第２積層体と前記半導体膜の間に設けられるように形成する、
半導体記憶装置の製造方法。
【請求項９】
前記第１膜を酸化して前記第１ブロック絶縁膜を形成した後、
前記第１犠牲層を第１導電層で置換する、
請求項８記載の半導体記憶装置の製造方法。
【請求項１０】
前記第１膜を酸化して前記第１ブロック絶縁膜を形成した後、
前記第１犠牲層を前記第１導電層で置換する前に、
第３ブロック絶縁膜が、前記第１絶縁層、前記第２絶縁層、及び前記第１ブロック絶縁膜と、前記第１導電層の間に設けられるように、前記第３ブロック絶縁膜を形成する、
請求項９記載の半導体記憶装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置及びその製造方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
大容量の不揮発性メモリが開発されている。この大容量の不揮発性メモリは、低電圧・低電流動作、高速スイッチング、メモリセルの微細化・高集積化が可能である。
【０００３】
大容量の不揮発性メモリが備えるメモリセルアレイには、ビット線及びワード線と呼ばれる金属配線が多数配列されている。セルに接続されたビット線とワード線に電圧を印加し、ビット線とワード線に対応した１つのメモリセルにデータが書き込まれる。かかるワード線となる導電層と絶縁層とを交互に積層した積層膜を備えた、メモリセルを３次元配列した半導体記憶装置が提案されている。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第２０２３／００３７０６６号明細書
米国特許出願公開第２０２１／０１４３１７１号明細書
米国特許出願公開第２０２３／００３４１５７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態の目的は、高い電荷保持特性を有する半導体記憶装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体記憶装置は、第１絶縁層と、第１導電層と、第２絶縁層と、が第１方向に順に積層された第１積層体と、第１積層体と離間して設けられ、第１方向に延びる半導体膜と、第１積層体と半導体膜の間に設けられ、第１方向に延びるトンネル絶縁膜と、第１導電層とトンネル絶縁膜の間に設けられた第１ブロック絶縁膜と、トンネル絶縁膜と第１ブロック絶縁膜の間に設けられた第１部分と、トンネル絶縁膜と第１絶縁層の間に設けられ、第１部分に接続された第２部分と、トンネル絶縁膜と第２絶縁層の間に設けられ、第１部分に接続された第３部分と、を有し、金属酸化物又は金属酸窒化物を含有する第１電荷蓄積膜と、を備える。
【図面の簡単な説明】
【０００７】
第１実施形態の半導体記憶装置のブロック図である。
第１実施形態の半導体記憶装置のメモリセルアレイの等価回路図である。
第１実施形態の半導体記憶装置の要部の模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第２実施形態の半導体記憶装置の要部の模式断面図である。
第２実施形態の半導体記憶装置の製造方法を示す模式断面図である。
【０００８】
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
【０００９】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１０】
本明細書中の半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析には、例えば、二次イオン質量分析法（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、又は電子エネルギー損失分光法（ＥｌｅｃｔｒｏｎＥｎｅｒｇｙＬｏｓｓＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＥＬＳ）を用いることが可能である。
（【００１１】以降は省略されています）

関連特許