特許ウォッチ

公開番号2025000146
公報種別公開特許公報(A)
公開日2025-01-07
出願番号2023099823
出願日2023-06-19
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H10D 30/60 20250101AFI20241224BHJP()
要約【課題】フィールドプレートの抵抗ばらつきを抑制可能な半導体装置を提供する。
【解決手段】
半導体装置は、半導体基板と、半導体基板上に位置すると共に、ドレイン領域、ソース領域、ドリフト領域およびチャネル領域を有する半導体層と、半導体層上に位置する絶縁膜と、絶縁膜上に位置すると共にドリフト領域に重なり、ドレイン領域に電気的に接続されるフィールドプレートと、半導体層に設けられる溝に埋められるトレンチと、を備え、フィールドプレートは、ドレイン領域とソース領域との間に位置する動作領域、および、平面視にて動作領域よりも外側に位置する終端領域を有し、絶縁膜には、動作領域が設けられる第1領域と、終端領域が設けられる第2領域とが画成され、溝およびトレンチは、半導体層において第2領域に重なる部分に位置する。
【選択図】図4
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に位置すると共に、ドレイン領域、ソース領域、ドリフト領域およびチャネル領域を有する半導体層と、
前記半導体層上に位置する絶縁膜と、
前記絶縁膜上に位置すると共に前記ドリフト領域に重なり、前記ドレイン領域に電気的に接続されるフィールドプレートと、
前記半導体層に設けられる溝に埋められるトレンチと、
を備え、
前記フィールドプレートは、前記ドレイン領域と前記ソース領域との間に位置する動作領域、および、平面視にて前記動作領域よりも外側に位置する終端領域を有し、
前記絶縁膜には、前記動作領域が設けられる第１領域と、前記終端領域が設けられる第２領域とが画成され、
前記溝および前記トレンチは、前記半導体層において前記第２領域に重なる部分に位置する、
半導体装置。
続きを表示（約 730 文字）【請求項２】
前記溝と前記トレンチとは、平面視にて円弧形状を呈する、請求項１に記載の半導体装置。
【請求項３】
前記トレンチの少なくとも一部は、前記フィールドプレートにおいて前記終端領域に含まれるライン部に重なっている、請求項１または２に記載の半導体装置。
【請求項４】
前記溝の底部は、前記半導体基板によって画成される、請求項１または２に記載の半導体装置。
【請求項５】
前記半導体層において前記第２領域に重なる前記部分には、複数の前記溝が設けられており、
複数の前記溝のそれぞれには、前記トレンチが埋められている、請求項１または２に記載の半導体装置。
【請求項６】
複数の前記溝のピッチは、前記ドレイン領域に近いほど短い、請求項５に記載の半導体装置。
【請求項７】
前記終端領域に含まれる前記フィールドプレートの複数のライン部と、複数の前記溝とは、平面視にて交互に設けられている、請求項５に記載の半導体装置。
【請求項８】
平面視における複数の前記溝の各端部の位置は、前記第１領域と前記第２領域との境界部に位置する、請求項１または２に記載の半導体装置。
【請求項９】
前記トレンチは、前記溝の側面を少なくとも覆う絶縁部と、平面視にて前記絶縁部に囲われる導電部とを有し、
前記導電部は、前記半導体基板に電気的に接続される、請求項１または２に記載の半導体装置。
【請求項１０】
前記導電部は、前記フィールドプレートに電気的に接続される、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
特許文献１は、半導体層、第１電極、第２電極、横型素子、ＬＯＣＯＳ酸化膜抵抗性フィールドプレートを含む半導体装置を開示している。第１電極は、半導体層の表面の上に形成されている。第２電極は、第１電極から間隔を空けて半導体層の表面の上に形成されている。横型素子は、半導体層の表面の表層部において第１電極および第２電極の間の領域に形成され、第１電極および第２電極に電気的に接続されている。ＬＯＣＯＳ酸化膜は、半導体層の表面において横型素子を構成する各部を分離している。抵抗性フィールドプレートは、ＬＯＣＯＳ酸化膜の上に形成されている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０１３／００７５８７７号明細書
【０００４】
［概要］
本開示の一側面に係る目的は、耐圧を確保しつつ小型化を実現可能な半導体装置を提供することにある。
【０００５】
本開示の一側面に係る半導体装置は、半導体基板と、半導体基板上に位置すると共に、ドレイン領域、ソース領域、ドリフト領域およびチャネル領域を有する半導体層と、半導体層上に位置する絶縁膜と、絶縁膜上に位置すると共にドリフト領域に重なり、ドレイン領域に電気的に接続されるフィールドプレートと、半導体層に設けられる溝に埋められるトレンチと、を備え、フィールドプレートは、ドレイン領域とソース領域との間に位置する動作領域、および、平面視にて動作領域よりも外側に位置する終端領域を有し、絶縁膜には、動作領域が設けられる第１領域と、終端領域が設けられる第２領域とが画成され、溝およびトレンチは、半導体層において第２領域に重なる部分に位置する。この半導体装置によれば、耐圧を確保しつつ小型化を実現可能である。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体装置のチップを示す平面図である。
図２は、図１に示される領域ＩＩの拡大図である。
図３は、図２に示す領域ＩＩＩの一部切り欠き斜視断面図である。
図４は、図２に示す領域ＩＩＩの断面図である。
図５は、図２のＶ－Ｖ線に沿った断面図である。
図６は、図１に示される領域ＩＩにおける絶縁膜の下方を示す拡大図である。
図７は、実施形態の第１変形例に係る半導体装置の要部拡大断面図である。
図８は、実施形態の第２変形例に係る半導体装置の要部拡大断面図である。
図９Ａは、第２変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図９Ｂは、第２変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図９Ｃは、第２変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図９Ｄは、第２変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図９Ｅは、第２変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図９Ｆは、第２変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図９Ｇは、第２変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図１０は、実施形態の第３変形例に係る半導体装置の要部拡大断面図である。
図１１Ａは、第３変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図１１Ｂは、第３変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図１１Ｃは、第３変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図１１Ｄは、第３変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
図１１Ｅは、第３変形例における半導体装置の製造方法の一部を説明するための概略断面図である。
【０００７】
［詳細な説明］
以下では、本開示の実施形態を、添付図面を参照して詳細に説明する。以下の説明において、同一要素または同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本明細書における「同一」およびそれに類似する単語は、「完全同一」のみに限定されない。また、図面は、実施形態を概念的に説明するためのものであるから、表される各構成要素の寸法やそれらの比は実際のものとは異なる場合もある。
【０００８】
図１は、本実施形態に係る半導体装置のチップを示す平面図である。図２は、図１に示される領域ＩＩの拡大図である。図３は、図２に示す領域ＩＩＩの一部切り欠き斜視断面図である。図４は、図２に示す領域ＩＩＩの断面図である。図１に示されるように、半導体装置１Ａは、直方体形状を有するシリコン製のチップ２（半導体チップ）を含む。チップ２は、例えば直径３００ｍｍ（約１２インチ）のシリコンウェハーに形成された複数の装置の１つである。
【０００９】
チップ２は、一対の主面である第１主面３および第２主面４と、第１主面３および第２主面４を接続する第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃおよび第４側面５Ｄを有している。以下では、平面視における第１側面５Ａおよび第２側面５Ｂの延在方向を第１方向Ｘとし、平面視における第３側面５Ｃおよび第４側面５Ｄの延在方向を第２方向Ｙとし、第１主面３および第２主面４の法線方向を第３方向Ｚとする。第２方向Ｙは、平面視にて第１方向Ｘに交差する方向であり、第３方向Ｚは、チップ２の厚さ方向に相当する。
【００１０】
第１主面３および第２主面４は、第３方向Ｚから見て四角形状に形成されているが、これに限られない。本実施形態では、第１主面３は上面であり、第２主面４は底面である。このため、第３方向Ｚにおいて第１主面３の近くに位置する構成は半導体装置１Ａの天面側（上方）に位置する構成に相当し、第３方向Ｚにおいて第２主面４の近くにある構成は半導体装置１Ａの底面側（下方）に位置する構成に相当する。
（【００１１】以降は省略されています）

関連特許