特許ウォッチ

公開番号2025009596
公報種別公開特許公報(A)
公開日2025-01-20
出願番号2023119463
出願日2023-07-03
発明の名称集積回路
出願人個人
代理人
主分類H10D 84/85 20250101AFI20250109BHJP()
要約【課題】[0032]
高速特性を犠牲にせずパターン面積が小さいゲートアラウンド型トランジスタ(GAA)に代表される横型FETを用いたAOIゲート、OAIゲート等の複合ゲート型論理回路の実現手段は現時点では提案されていない。
【解決手段】[0033]
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型FETにおいて、前記複数個の横型FETのゲート信号電極を絶縁膜を介して縦方向に積層し、前記複数個の横型FETを互いに接続する事により実現した。その結果、従来実現できなかった縦方向に積層されたゲートオールアラウンド型トランジスタ(GAA)を用いた複合ゲート型論理回路を用いたロジックLSIに代表される集積回路を高速化、低コスト化することが可能になる。
【選択図】図1
特許請求の範囲【請求項１】
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴにおいて、前記複数個の横型ＦＥＴのゲート信号電極を絶縁膜を介して縦方向に積層し、前期横型ＦＥＴを複合ゲート型論理回路を実現するように相互に縦方向に接続実現することを特徴とするものを多数集積することを特徴とする集積回路。
続きを表示（約 210 文字）【請求項２】
前記請求項１記載の集積回路において、前記横型ＦＥＴとして４側面をチャネルに用いるゲートアラウンド型を１個もしくは縦か横に積層した複数個を用いる事を特徴とする特許請求項第１項記載の集積回路。
【請求項３】
前記請求項１ないし２記載の集積回路において、前記複合ゲート型論理回路は和積標準型で実現されるダイナミック回路で実現する事を特徴とする特許請求項第１項ないし第２項記載の集積回路。

発明の詳細な説明【技術分野】
【０００１】
ゲートオールアラウンド型トランジスタを用いた集積回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
ＬＳＩは過去ムーアの法則にしたがって平面型トランジスタの微細化が進み、大容量化、低コスト化、高速化、低消費電力化が着実に進められてきた。
【０００３】
その結果ロジックＬＳＩの代表であるＭＰＵでは１０億個以上の平面型トランジスタを用いたＧＨｚ動作が実現され、メモリＬＳＩの中で最も大容量化が進んだ平面型トランジスタを用いたＮＡＮＤ型フラッシュメモリでは６４Ｇｂｉｔまで大容量化が進められている（文献１）。
【０００４】
しかしながらこの平面型トランジスタの微細化もショートチャネル効果等のため近年限界に近付いている。
【０００５】
平面型トランジスタの微細化が難しい場合には、過去パターン面積が小さい安価なロジックＬＳＩを実現するためその構成要素である論理回路を実現するトランジスタ数を減らす回路方式が使用されてきた。もっとも簡単で分かりやすい回路方式であるインバータ、ＮＡＮＤ、ＮＯＲ回路はトランジスタ数が多くなる問題がある。その問題を克服できるのが複合ゲート型論理回路で、任意の論理回路を上記インバータ、ＮＡＮＤ、ＮＯＲ回路と比べ少ない回路数で実現できる特徴が有り、現在ロジックＬＳＩを実現する論理回路として使用されている。
【０００６】
一方過去平面型トランジスタの微細化が難しい問題を解決するため、４側面をチャネルに使用できるゲートアラウンド型トランジスタ（以後ＧＡＡと略す）や、ＧＡＡを縦方向に複数個積層してＧＡＡ以上に高速化に適したＭＢＣＦＥＴ（ＭｕｌｔｉＢｒｉｄｇｅＣｈａｎｎｅｌＦＥＴ）などが提案されている。
【０００７】
今後高速特性を犠牲にせずパターン面積が小さい安価なロジックＬＳＩを実現するため、ＧＡＡを用いた複合ゲート型論理回路の実現が望まれるが、過去その提案は無かった。
【文献１】
【】
Ｍ．Ｓａｋｏｅｔａｌ，” ＡＬｏｗ－Ｐｏｗｅｒ６４ＧｂＭＬＣＮＡＮＤ－ＦｌａｓｈＭｅｍｏｒｙｉｎ１５ｎｍＣＭＯＳＴｅｃｈｎｏｌｏｇｙ”，ＩＳＳＣＣＤｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，２０１５．
【発明の概要】
【】
【発明が解決しようとしている課題】
【０００８】
過去、高速特性を犠牲にせずパターン面積が小さいＧＡＡを用いた複合ゲート型論理回路は現時点では提案されていない。
【課題を解決するための手段】
【０００９】
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴにおいて、前記複数個の横型ＦＥＴのゲート信号電極を絶縁膜を介して縦方向に積層し、前記複数個の横型ＦＥＴを互いに接続する事により実現した。
【発明の効果】
【００１０】
本発明により、ＡＮＤ・ＯＲ・ＮＯＴ（ＡＯＩ）やＯＲ・ＡＮＤ・ＮＯＴ（ＯＡＩ）などの複合ゲート型論理回路を同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴ（ＧＡＡがその代表である）で実現する事が初めて可能になった。
【００１】
その結果、従来の平面型トランジスタを用いた方式と比較してパターン面積を縮小することにより、従来は実現できなかった縦方向に積層されたゲートオールアラウンド型トランジスタ（ＧＡＡ）を用いたロジックＬＳＩに代表される集積回路を高速化、低コスト化することが可能になる。
【発明を実施するための最良の形態】
（【００１２】以降は省略されています）

関連特許