特許ウォッチ

公開番号2025091820
公報種別公開特許公報(A)
公開日2025-06-19
出願番号2023207297
出願日2023-12-07
発明の名称半導体素子および撮像装置
出願人株式会社ニコン
代理人個人,個人,個人
主分類H10F 39/12 20250101AFI20250612BHJP()
要約【課題】赤外の信号とともに、可視光の信号を出力する。
【解決手段】半導体素子10は、第1基板100と、第1基板100に積層され、第1基板100よりも面積が小さい第2基板200と、第2基板200に積層され、第2基板200よりも面積が大きい第3基板300と、第2基板200の外側に設けられ、第1基板100と第3基板300とを接続する接続部500と、を備える。
【選択図】図4
特許請求の範囲【請求項１】
第１基板と、
前記第１基板に積層され、前記第１基板よりも面積が小さい第２基板と、
前記第２基板に積層され、前記第２基板よりも面積が大きい第３基板と、
前記第２基板の外側に設けられ、前記第１基板と前記第３基板とを接続する接続部と、
を備える半導体素子。
続きを表示（約 810 文字）【請求項２】
請求項１に記載の半導体素子において、
前記第１基板は、光を光電変換する第１光電変換部を有し、
前記第２基板は、光を光電変換する第２光電変換部を有し、
前記第３基板は、前記第２光電変換部で光電変換された電荷に基づく信号を読み出す読出回路を有する半導体素子。
【請求項３】
請求項１または２に記載の半導体素子において、
前記接続部は、前記第２基板の外側において、前記第１基板と前記第３基板との間にできる空間に設けられる半導体素子。
【請求項４】
請求項３に記載の半導体素子において、
前記接続部は、前記空間を充填する半導体素子。
【請求項５】
請求項１または２に記載の半導体素子において、
前記接続部は、絶縁体からなる半導体素子。
【請求項６】
請求項１または２に記載の半導体素子において、
前記接続部は、導電体からなる半導体素子。
【請求項７】
請求項６に記載の半導体素子において、
前記接続部は、前記第１基板と前記第３基板とを電気的に接続する導電体からなる半導体素子。
【請求項８】
請求項２に記載の半導体素子において、
前記接続部は、絶縁体と、前記絶縁体を貫通し、前記第１基板と前記第３基板とを電気的に接続する導電体と、を有する半導体素子。
【請求項９】
請求項８に記載の半導体素子において、
前記導電体は、前記読出回路により読み出された信号を前記第１基板に伝送する半導体素子。
【請求項１０】
請求項２に記載の半導体素子において、
前記第１基板は、前記第１光電変換部で光電変換された電荷に基づく信号を読み出す第１読出回路を有する半導体素子。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体素子および撮像装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
赤外センサが知られている（特許文献１参照）。赤外の信号とともに、可視光の信号を出力することが求められている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－１０３７３５号公報
【発明の概要】
【０００４】
本発明の一態様に係る半導体素子は、第１基板と、前記第１基板に積層され、前記第１基板よりも面積が小さい第２基板と、前記第２基板に積層され、前記第２基板よりも面積が大きい第３基板と、前記第２基板の外側に設けられ、前記第１基板と前記第３基板とを接続する接続部と、を備える。
【図面の簡単な説明】
【０００５】
半導体素子の模式的な分解斜視図である。
図１の半導体素子の第１基板における第１画素部および第１制御部の電気構造の一例を示す平面図である。
図２の半導体素子の第１画素の回路図の例である。
図１の半導体素子の第２基板におけるフォトダイオードアレイおよび第３基板の第２制御部の電気構造の一例を示す平面図である。
図４の半導体素子の第２画素の回路図の例である。
図４の半導体素子の第２画素の平面レイアウトの例である。
図１の半導体素子の平面図である。
図７の半導体素子のＡ－Ａ’線に沿った断面図である。
図７の半導体素子のＢ－Ｂ’線に沿った断面図である。
第１実施形態の一工程を説明するための図である。
第１実施形態の一工程を説明するための図である。
第１実施形態の一工程を説明するための図である。
第１実施形態の一工程を説明するための図である。
第１実施形態の一工程を説明するための図である。
第１実施形態の一工程を説明するための図である。
第１実施形態の一工程を説明するための図である。
第２実施形態の半導体素子の平面図である。
図１３の半導体素子のＣ－Ｃ’線に沿った断面図である。
第２実施形態の一工程を説明するための図である。
第２実施形態の一工程を説明するための図である。
第３実施形態の半導体素子の平面図である。
図１７の半導体素子のＤ－Ｄ’線に沿った断面図である。
第３実施形態の一工程を説明するための図である。
第３実施形態の一工程を説明するための図である。
第４実施形態の半導体素子の平面図である。
図２１の半導体素子のＥ－Ｅ’に沿った断面図である。
第５実施形態の半導体素子の平面図である。
図２３の半導体素子のＦ－Ｆ’線に沿った断面図である。
【発明を実施するための形態】
【０００６】
（第１実施形態）
以下、図面を参照して本発明を実施するための形態について説明する。図１は、半導体素子１０の模式的な分解斜視図である。図１は第１基板１００、第２基板２００、第３基板３００を互いに離した状態で示す。半導体素子１０は、第１基板１００と、第１基板１００に積層され、第１基板１００よりも面積が小さい第２基板２００と、第２基板２００に積層され、第２基板２００よりも面積が大きい第３基板３００と、を備える。
【０００７】
第１基板１００は、第１画素部１１０と第１制御部１２０と第１出力部１３０とを備える。第１画素部１１０、第１制御部１２０および第１出力部１３０は、フォトリソグラフィ技術により、第１基板１００上に形成されている。
【０００８】
図２は、図１の半導体素子の第１基板における第１画素部１１０および第１制御部１２０の電気構造の一例を示す平面図である。第１画素部１１０は、行方向および列方向に、複数の第１画素ブロック１１１を有する。第１画素ブロック１１１は、第１画素部１１０の面内を所定の領域に分割したブロックである。第１画素ブロック１１１は、複数の第１画素１１２を備える。第１画素１１２は、フォトダイオードなどの光を光電変換する光電変換素子を含む。第１画素１１２の光電変換素子は、光を光電変換する第１光電変換部の一例である。
【０００９】
第１画素部１１０は、マトリックス状に配列された複数の第１画素１１２からなる。第１画素１１２は、第１光電変換部と、後述する第１読出部とを有する。第１制御部１２０の制御により、第１画素部１１０は、受光した入射光に応じた電気信号を出力する。
【００１０】
第１制御部１２０は、第１制御回路１２１、第１垂直走査回路１２２と、第１カラム信号処理回路１２３と、第１水平走査回路１２４と、第１出力回路１２５と、を有する。
（【００１１】以降は省略されています）

関連特許