特許ウォッチ

公開番号2025105835
公報種別公開特許公報(A)
公開日2025-07-10
出願番号2025073964,2021019590
出願日2025-04-28,2021-02-10
発明の名称撮像素子
出願人株式会社ニコン
代理人個人
主分類H10F 39/18 20250101AFI20250703BHJP()
要約【課題】画素毎の配線長の違いに起因して生じるIRドロップの影響を抑え、撮像画像に生じるムラを抑える。
【解決手段】本発明の一態様は、撮像素子である。撮像素子は、第1方向及び第1方向と交差する第2方向に並んで設けられ、第1画素と第2画素とを含む複数の画素を備える。撮像素子は、第1画素に接続され、第1電圧を供給する第1電源線を備える。撮像素子は、第2画素に接続され、第2電圧を供給する第2電源線を備える。
【選択図】図4
特許請求の範囲【請求項１】
第１方向及び前記第１方向と交差する第２方向に並んで設けられ、第１画素と第２画素とを含む複数の画素と、
前記第１画素に接続され、第１電圧を供給する第１電源線と、
前記第２画素に接続され、第２電圧を供給する第２電源線と、
を備える撮像素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、撮像素子に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
撮像素子として、例えば、下記の特許文献１に記載された技術があるが、画素毎の配線長の違いに起因して生じるＩＲドロップの影響を抑え、撮像画像に生じるムラを抑えることが望まれている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－１５１６９２号公報
【発明の概要】
【０００４】
本発明の一態様は、撮像素子である。撮像素子は、第１方向及び第１方向と交差する第２方向に並んで設けられ、第１画素と第２画素とを含む複数の画素を備える。撮像素子は、第１画素に接続され、第１電圧を供給する第１電源線を備える。撮像素子は、第２画素に接続され、第２電圧を供給する第２電源線を備える。
【図面の簡単な説明】
【０００５】
実施形態に係る撮像素子の全体構成を示す概略図である。
実施形態に係る撮像素子の画素の回路構成を示す図である。
第１実施形態に係る撮像素子を構成するチップの断面図である。
第１実施形態に係る画素ブロックの構成を示す平面図である。
第２実施形態に係る撮像素子における電源回路の構成を示す断面図である。
第２実施形態に係る画素ブロックに対する電源回路の配置を示す平面図である。
第３実施形態に係る画素ブロックに対する電源回路の配置を示す平面図である。
第４実施形態に係る画素ブロックに対する電源回路の配置を示す平面図である。
第５実施形態に係る画素ブロックに対する電源回路の配置を示す平面図である。
第５実施形態に係る撮像素子における電源回路の構成を示す断面図である。
第６実施形態に係る画素ブロックに対する電源回路の配置を示す平面図である。
第７実施形態に係る画素ブロックに対する電源回路の配置を示す平面図である。
第８実施形態に係る画素ブロックに対する電源回路の配置を示す平面図である。
第９実施形態に係る画素ブロックに対する電源回路の配置を示す平面図である。
第９実施形態に係る撮像素子における電源回路の構成を示す断面図である。
【発明を実施するための形態】
【０００６】
以下、実施形態について図面を参照しながら説明する。図面においては実施形態を説明するため、一部分を大きく又は強調して表すなど適宜縮尺を変更して表現しており、実際の製品とは形状、寸法などが異なる場合がある。図面においては、ＸＹＺ座標系を用いて図中の方向を説明する図がある。このＸＹＺ座標系においては、撮像素子を構成するチップに平行な平面をＸＹ平面とする。このＸＹ平面における一方向をＸ方向（第１方向）と表記し、Ｘ方向に直交する方向をＹ方向（第２方向）と表記する。ＸＹ平面に垂直な方向はＺ方向（第３方向）と表記する。
【０００７】
［第１実施形態］
第１実施形態について説明する。図１は、撮像素子１Ａの全体構成を示す概略図である。図１に示すように、撮像素子１Ａは、例えば、複数の画素が二次元的に配列されたＣＭＯＳイメージセンサである。撮像素子１Ａは、例えば、デジタルカメラ、デジタルビデオカメラ、撮像機能を有した携帯型情報端末（例、スマートフォン、タブレット、カメラ付き携帯電話）等の撮像部に備えられる。撮像素子１Ａは、撮像部に備えられた結像光学系が形成した像を撮像する。撮像素子１Ａの撮像結果は、例えば、各画素の色ごとの階調値の情報（例、ＲＧＢデータ）を含む。撮像素子１Ａは、例えば、撮像結果をフルカラー画像のデータ形式で出力する。
【０００８】
撮像素子１Ａは、画素部２と、回路部４Ａと、を備えている。撮像素子１Ａは、Ｚ方向から見て、例えば矩形状の板状のチップ１１から構成される。チップ１１は、ＸＹ平面に沿って形成されている。チップ１１は、パッド配置領域１２と、画素領域１３と、を有している。パッド配置領域１２は、チップ１１の外周部において、チップ１１の四辺に沿って配置されている。画素領域１３は、パッド配置領域１２の内側に配置されている。画素領域１３は、周囲をパッド配置領域１２に囲まれて配置されている。
【０００９】
画素部２は、チップ１１の中央部に配置された画素領域１３に配置されている。画素部２は、複数の画素２０を有している。複数の画素２０は、ＸＹ平面に沿って配置されている。複数の画素２０は、Ｘ方向、及びＹ方向に沿ってマトリクス状に配置されている。詳しくは、複数の画素２０は、Ｘ方向に間隔を空けて又は間隔を空けずに複数列に配置されている。複数の画素２０は、各列において、Ｙ方向に間隔を空けて又は間隔を空けずに複数行に配置されている。
【００１０】
図２は、撮像素子１Ａの画素２０の回路構成を示す図である。図２に示すように、各画素２０は、光電変換部２１と、転送部２２と、リセット部２３と、出力部２４と、を機能的に備えている。光電変換部２１は、例えばフォトダイオード２１ｄから構成される。光電変換部２１は、受光した光を光電変換して電荷を生成する。光電変換部２１は、生成した電荷を転送部２２に出力する。
（【００１１】以降は省略されています）

関連特許