TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025005928
公報種別
公開特許公報(A)
公開日
2025-01-17
出願番号
2023106371
出願日
2023-06-28
発明の名称
半導体装置
出願人
サンケン電気株式会社
代理人
個人
,
個人
,
個人
主分類
H10D
30/66 20250101AFI20250109BHJP()
要約
【課題】IGBT部とダイオードとの境界領域での電界集中を緩和し、ブレークダウンを低減した半導体装置を提供する。
【解決手段】実施の形態に係る半導体装置100は、半導体基板101上に配置されたダイオード部20と、ダイオード部の周囲に配置されたIGBT部10とを備える。IGBT部は、第1導電型の第1半導体領域6と、第1半導体領域上に設けられた第2導電型の第2半導体領域7と、第2半導体領域を深さ方向に貫通するトレンチ14とを備える。ダイオード部は、第1半導体領域と、第1半導体領域上に設けられた第2導電型の第3半導体領域12と、第3半導体領域を深さ方向に貫通する第2トレンチ16とを備える。IGBT部の第1トレンチの延伸した第1方向の第1端14EGとダイオード部の第2トレンチの第1方向の第2端16EGとの間にIGBT部の第2半導体領域よりも接合深さの深い第2導電型の第4半導体領域70を備える。
【選択図】図2
特許請求の範囲
【請求項1】
半導体基板と、
前記半導体基板の上に配置されたダイオード部と、
前記半導体基板の上に前記ダイオード部の周囲に配置されたIGBT部と
を備え、
前記IGBT部は、
前記半導体基板の上に配置された第1導電型の第1半導体領域と、
前記第1半導体領域の上に設けられた第2導電型の第2半導体領域と、
前記第2半導体領域を深さ方向に貫通するように設けられ
た第1トレンチと
を備え、
前記ダイオード部は、
前記第1半導体領域と、
前記第1半導体領域の上に設けられた第2導電型の第3半導体領域と、
前記第3半導体領域を深さ方向に貫通するように設けられた第2トレンチと
を備え、
前記IGBT部の前記第1トレンチの延伸した第1方向の第1端と前記ダイオード部の前記第2トレンチの前記第1方向の第2端との間に前記IGBT部の前記第2半導体領域よりも接合深さの深い第2導電型の第4半導体領域を備える、半導体装置。
続きを表示(約 1,000 文字)
【請求項2】
前記第4半導体領域の不純物濃度は、前記第2半導体領域の不純物濃度よりも低い、請求項1に記載の半導体装置。
【請求項3】
前記第4半導体領域の不純物濃度は、前記第3半導体領域の不純物濃度よりも低い、請求項1に記載の半導体装置。
【請求項4】
前記第4半導体領域は、前記第3半導体領域よりも接合深さが深い、請求項1に記載の半導体装置。
【請求項5】
前記IGBT部の前記第1トレンチの前記第1方向の延長線上に前記ダイオード部の前記第2トレンチが配置されている、請求項1に記載の半導体装置。
【請求項6】
前記IGBT部の前記第1トレンチから延伸した前記第1方向の前記第1端と前記ダイオード部の前記第2トレンチの前記第1方向の前記第2端との距離は、同じ前記IGBT部の前記第1トレンチの第2方向の隣り合う前記第1トレンチの間の距離と同じかそれ未満である、請求項1に記載の半導体装置。
【請求項7】
前記第4半導体領域の接合深さの深さは、前記IGBT部の前記第1トレンチの深さより浅い、請求項1に記載の半導体装置。
【請求項8】
前記第1方向に直交する第2方向に延伸する第1接続トレンチを備え、
前記IGBT部の前記第1トレンチから延伸した前記第1方向の前記第1端は、隣り合う前記第1トレンチから延伸した前記第1方向の前記第1端と前記第1接続トレンチを介して接続され、
前記第2方向に延伸する第2接続トレンチを備え、
前記ダイオード部の前記第2トレンチから延伸した前記第1方向の前記第2端は、隣り合う前記第2トレンチから延伸した前記第1方向の前記第2端と前記第2接続トレンチを介して接続されている、請求項1から7の何れか1項に記載の半導体装置。
【請求項9】
前記第2半導体領域の上に配置された第5半導体領域を備える、請求項1に記載の半導体装置。
【請求項10】
前記ダイオード部の側から見て、前記第4半導体領域と前記第5半導体領域との前記第1トレンチに沿う前記第1方向の距離は、前記第4半導体領域と前記第5半導体領域との前記第1方向に直交する第2方向の距離よりも長い、請求項9に記載の半導体装置。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置に関する。
続きを表示(約 2,200 文字)
【背景技術】
【0002】
従来、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)と還流用のダイオードとを一つの半導体基板に形成した半導体装置である逆導通IGBT(Reverse Conducting IGBT:RC-IGBT)が提案されている。また、半導体装置の外周領域にリサーフ領域と呼ばれる耐圧改善のための領域を設ける例も開示されている。
【先行技術文献】
【特許文献】
【0003】
特開2022-56498号公報
特開2018-46187号公報
特開2004-349556号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
実施の形態が解決しようとする課題は、IGBTとダイオードとの境界領域での電界集中を緩和し、ブレークダウンを低減した半導体装置を提供することにある。
【課題を解決するための手段】
【0005】
実施の形態に係る半導体装置は、半導体基板と、半導体基板上に配置されたダイオード部と、半導体基板上にダイオード部の周囲に配置されたIGBT部とを備える。IGBT部は、半導体基板上に配置された第1導電型の第1半導体領域と、第1半導体領域上に設けられた第2導電型の第2半導体領域と、第2半導体領域を深さ方向に貫通するように設けられた第1トレンチとを備える。ダイオード部は、第1半導体領域と、第1半導体領域上に設けられた第2導電型の第3半導体領域と、第3半導体領域を深さ方向に貫通するように設けられた第2トレンチとを備える。IGBT部の第1トレンチの延伸した第1方向の第1端とダイオード部の第2トレンチの第1方向の第2端との間にIGBT部の第2半導体領域よりも接合深さの深い第2導電型の第4半導体領域を備える。
【発明の効果】
【0006】
本発明の実施の形態によれば、IGBTとダイオードとの境界領域での電界集中を緩和し、ブレークダウンを低減した半導体装置を提供することができる。
【図面の簡単な説明】
【0007】
実施の形態に係る半導体装置の全体構造の上面図。
図1の一部分の拡大された上面図。
図2のI-I線に沿う断面図。
図2のII-II線に沿う断面図。
図2のIII-III線に沿う断面図。
図2のIV-IV線に沿う断面図。
図1のV-V線に沿う断面図。
実施の形態の変形例に係る半導体装置の断面図。
実施の形態に係る半導体装置のIGBTの一部分の上面図。
【発明を実施するための形態】
【0008】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【0009】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。尚、本発明において「上」、「下」などの上、下を特定する用語は、記載の便宜上使用しているのであって、側面上に設けられている場合であっても、本発明の構成要件と実質同一であれば、本発明の権利範囲に属するものである。また、「上」とは対象に接して形成される場合だけでなく、別の層を介して形成される場合をも含む。また、本発明において「接続」とは直接接続に限定されるものではなく、間に抵抗体等の何かを介在させて接続した場合であっても、本発明の構成要件と実質同一であれば、本発明の権利範囲に属するものである。
【0010】
以下の説明においては、半導体装置の方向をXYZ軸で定義する。断面図で左右方向をX軸方向、紙面垂直方向をY軸方向、XY平面に垂直方向をZ軸方向とする。尚、これらの方向については、一例である。パターンの配置によっては、適宜変更可能である。また、以下の説明においては、半導体装置としてIGBTを中心に記載するが、還流用のダイオードとを一つの半導体基板に形成した半導体装置であれば良く、IGBTの代わりにMOSFETであっても良い。また、電子注入促進型絶縁ゲートトランジスタ(IEGT:Injection Enhanced Gate Transistor)などの他の絶縁ゲート構造の素子であってもよい。また、スーパージャンクションMOSFET(Super Junction MOSFET)や相補型金属酸化物半導体電界効果トランジスタ(CMOSFET:Complementary Metal Oxide Semiconductor Field Effect Transistor)であっても良い。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
個人
集積回路
24日前
個人
集積回路
13日前
シチズン電子株式会社
発光装置
7日前
富士電機株式会社
半導体装置
13日前
個人
低ノイズ超高速イメージセンサ
23日前
HOYA株式会社
光照射装置
13日前
三菱電機株式会社
半導体装置
13日前
株式会社半導体エネルギー研究所
記憶装置
6日前
ソニーグループ株式会社
光検出装置
24日前
個人
スーパージャンクションMOSFET
20日前
株式会社半導体エネルギー研究所
表示装置
6日前
株式会社半導体エネルギー研究所
半導体装置
24日前
株式会社半導体エネルギー研究所
発光デバイス
24日前
ローム株式会社
半導体装置
14日前
ローム株式会社
窒化物半導体装置
7日前
株式会社カネカ
太陽電池製造方法
14日前
日亜化学工業株式会社
発光素子
24日前
日亜化学工業株式会社
発光素子
今日
ローム株式会社
発光装置
14日前
東ソー株式会社
積層体及びそれを備えた熱電変換材料
7日前
サンケン電気株式会社
半導体装置
13日前
ローム株式会社
半導体装置
6日前
日亜化学工業株式会社
発光装置の製造方法
20日前
日亜化学工業株式会社
発光素子の製造方法
24日前
キオクシア株式会社
半導体記憶装置
13日前
日亜化学工業株式会社
発光装置
14日前
日亜化学工業株式会社
発光装置の製造方法
13日前
厦門普為光電科技有限公司
高光効率発光ダイオード光源
24日前
富士電機株式会社
半導体装置
24日前
株式会社アイシン
ペロブスカイト太陽電池
6日前
株式会社デンソー
半導体装置
24日前
株式会社デンソー
半導体装置
7日前
ミネベアパワーデバイス株式会社
半導体装置
14日前
キヤノン株式会社
光学式センサー
7日前
東芝ライテック株式会社
発光装置
今日
ミネベアパワーデバイス株式会社
半導体装置
今日
続きを見る
他の特許を見る