TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2025015955
公報種別
公開特許公報(A)
公開日
2025-01-31
出願番号
2023118896
出願日
2023-07-21
発明の名称
半導体装置
出願人
サンケン電気株式会社
代理人
個人
,
個人
,
個人
主分類
H10D
30/66 20250101AFI20250124BHJP()
要約
【課題】スナップバック現象を抑制した半導体装置を提供する。
【解決手段】実施の形態に係る半導体装置100は、第1半導体領域5上の第2半導体領域7と、第2半導体領域の上の第3半導体領域8と、第2半導体領域を貫通する第1トレンチ14と、第1トレンチ内電極14aと、第1半導体領域の下の第4半導体領域2と、第3半導体領域と接続する上部電極11と、第4半導体領域と接続する下部電極1とを有する第1半導体素子10と、上部電極と電気的に接続し、第1半導体領域の上の第5半導体領域12と、下部電極と接続する第6半導体領域3とを有する第2半導体素子20と、第1半導体素子と第2半導体素子との間に、第1半導体領域の上の第7半導体領域7Dと、第7半導体領域を貫通する第3トレンチ15と、第3トレンチ内の第1トレンチ電極と電気的に接続する第3トレンチ内電極15aとを有するダミー領域30と、を備える。
【選択図】図3
特許請求の範囲
【請求項1】
第1導電型の第1半導体領域と、
前記第1半導体領域5の上に設けられた第2導電型の第2半導体領域と、
前記第2半導体領域の上に設けられた第1導電型の第3半導体領域と、
前記第2半導体領域を深さ方向に貫通するように設けられた第1トレンチと、
前記第1トレンチ内に第1絶縁膜を介して設けられた第1トレンチ内電極と、
前記第1半導体領域の下であって前記第2半導体領域と対向する反対側に設けられた第2導電型の第4半導体領域と、
前記第3半導体領域と電気的に接続している上部電極と、
前記第4半導体領域と電気的に接続している下部電極と
を有する第1半導体素子と、
前記上部電極と電気的に接続し、前記第1半導体領域の上に設けられた第2導電型の第5半導体領域と、
前記第1半導体領域の下であって前記下部電極と電気的に接続し、前記第5半導体領域と対向する反対側に設けられた第1導電型の第6半導体領域と、
前記第5半導体領域を深さ方向に貫通するように設けられた第2トレンチと、
前記第2トレンチ内に第2絶縁膜を介して設けられた第2トレンチ内電極と
を有する第2半導体素子と、
前記第1半導体素子と前記第2半導体素子との間にあって、前記第1半導体領域の上に設けられた第2導電型の第7半導体領域と、
前記第7半導体領域を深さ方向に貫通するように設けられた第3トレンチと、
前記第3トレンチ内に第3絶縁膜を介し、前記第1トレンチ内電極と電気的に接続した第3トレンチ内電極と
を有するダミー領域と、
を備える、半導体装置。
続きを表示(約 800 文字)
【請求項2】
前記第7半導体領域の上に前記第3半導体領域は設けられておらず、
前記第1半導体領域の下であって、前記第7半導体領域と対向する反対側に前記第4半導体領域を備える、請求項1に記載の半導体装置。
【請求項3】
前記第1トレンチの延伸した第1方向に設けられた前記第3トレンチとが接続し、
前記第1トレンチ内電極と前記第3トレンチ内電極がトレンチ内で接続している、請求項1に記載の半導体装置。
【請求項4】
平面的に見て、前記第1半導体素子から前記第2半導体素子が配置されている方向と、前記第1半導体素子と前記第2半導体素子との間に設けられた前記第3トレンチ内電極の延伸する方向が平行ではない、請求項1から3の何れか1項に記載の半導体装置。
【請求項5】
平面的に見て、前記第2半導体素子の周囲を囲むように前記ダミー領域が設けられ、
前記ダミー領域の周囲を囲むように前記第1半導体素子の領域が設けられている、請求項4に記載の半導体装置。
【請求項6】
前記第3トレンチが延伸する前記第2半導体素子の側において、隣り合う前記第3トレンチが接続トレンチを介して接続され、
前記接続トレンチ内には前記第3絶縁膜を介し、前記第3トレンチ内電極が形成されている、請求項3に記載の半導体装置。
【請求項7】
前記第2トレンチが第1方向に延伸し、
前記第2トレンチの前記第1方向と前記第3トレンチの前記第1方向との間であって、前記第1半導体領域の上に設けられた第2導電型の第8半導体領域を備え、
前記第8半導体領域と前記第3半導体領域との前記第1方向の距離は、前記第8半導体領域と前記第3半導体領域との前記第1方向に直交する第2方向の距離よりも長い、請求項3に記載の半導体装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体装置に関する。
続きを表示(約 2,700 文字)
【背景技術】
【0002】
従来、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)と還流用のダイオードとを一つの半導体基板に形成した半導体装置である逆導通IGBT(Reverse Conducting IGBT:RC-IGBT)が提案されている。RC-IGBTにおいて、IGBTがターンオンしたとき、コレクタ領域が無いダイオードのカソード領域へとドリフト領域内の電子が移動してしまうことで、IGBTのコレクタ層からドリフト領域内へのホールの注入が抑制され、IGBTの電導度変調が生じにくくなる、スナップバック現象がある。また、半導体装置の外周領域にリサーフ領域と呼ばれる耐圧改善のための領域を設ける例も開示されている。
【先行技術文献】
【特許文献】
【0003】
特開2015-154000号公報
特開2022-56498号公報
特開2018-46187号公報
特開2004-349556号公報
特許第5383009号公報
【非特許文献】
【0004】
U. R. Vemulapati, N. Kaminski, D. Silber, L. Storasta, and M. Rahimo, “Analytical Model for the Initial Snapback Phenomenon in RCIGBTs”, ISPS, August 2012, Prague, Czech Republic, [2012] IEEE. Reprinted from the Internacional Seminar on Power Semiconductors.
【発明の概要】
【発明が解決しようとする課題】
【0005】
実施の形態が解決しようとする課題は、スナップバック現象を抑制した半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
実施の形態に係る半導体装置は、第1導電型の第1半導体領域と、第1半導体領域の上に設けられた第2導電型の第2半導体領域と、第2半導体領域の上に設けられた第1導電型の第3半導体領域と、第2半導体領域を深さ方向に貫通するように設けられた第1トレンチと、第1トレンチ内に第1絶縁膜を介して設けられた第1トレンチ内電極と、第1半導体領域の下であって第2半導体領域と対向する反対側に設けられた第2導電型の第4半導体領域と、第3半導体領域と電気的に接続している上部電極と、第4半導体領域と電気的に接続している下部電極とを有する第1半導体素子と、上部電極と電気的に接続し、第1半導体領域の上に設けられた第2導電型の第5半導体領域と、第5半導体領域を深さ方向に貫通するように設けられた第2トレンチと、第2トレンチ内に第2絶縁膜を介して設けられた第2トレンチ内電極と、第1半導体領域の下であって下部電極と電気的に接続し、第5半導体領域と対向する反対側に設けられた第1導電型の第6半導体領域とを有する第2半導体素子と、第1半導体素子と第2半導体素子との間にあって、第1半導体領域の上に設けられた第2導電型の第7半導体領域と、第7半導体領域を深さ方向に貫通するように設けられた第3トレンチと、第3トレンチ内に第3絶縁膜を介し、第1トレンチ内電極と電気的に接続した第3トレンチ内電極とを有するダミー領域と、を備える。
【発明の効果】
【0007】
本発明の実施の形態によれば、スナップバック現象を抑制した半導体装置を提供することができる。
【図面の簡単な説明】
【0008】
第1の実施の形態に係る半導体装置の全体構造の上面図。
図1の一部分の拡大された上面図。
図2のI-I線に沿う断面図。
図2のII-II線に沿う断面図。
図2のIII-III線に沿う断面図。
図2のIV-IV線に沿う断面図。
図1のV-V線に沿う断面図。
第1の実施の形態に係る半導体装置において、ダミー部におけるスナップバック動作中期における電磁界分布のシミュレーション結果。
第1の実施の形態に係る半導体装置において、ダミー部におけるスナップバック動作後期における電磁界分布のシミュレーション結果。
比較例に係る半導体装置において、ダミー部におけるスナップバック動作中期における電磁界分布のシミュレーション結果。
比較例に係る半導体装置において、ダミー部におけるスナップバック動作後期における電磁界分布のシミュレーション結果。
第1の実施の形態の変形例に係る半導体装置の断面図。
第1の実施の形態に係る半導体装置のIGBTの一部分の上面図。
第2の実施の形態に係る半導体装置の全体構造の上面図。
図12の一部分の拡大された上面図。
【発明を実施するための形態】
【0009】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【0010】
また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置などを下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。尚、本発明において「上」、「下」などの上、下を特定する用語は、記載の便宜上使用しているのであって、側面上に設けられている場合であっても、本発明の構成要件と実質同一であれば、本発明の権利範囲に属するものである。また、「上」とは対象に接して形成される場合だけでなく、別の層を介して形成される場合をも含む。また、本発明において「接続」とは直接接続に限定されるものではなく、間に抵抗体等の何かを介在させて接続した場合であっても、本発明の構成要件と実質同一であれば、本発明の権利範囲に属するものである。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
個人
集積回路
12日前
個人
集積回路
1日前
個人
低ノイズ超高速イメージセンサ
11日前
HOYA株式会社
光照射装置
1日前
富士電機株式会社
半導体装置
1日前
日機装株式会社
半導体発光装置
23日前
日機装株式会社
半導体発光装置
23日前
日機装株式会社
半導体発光装置
23日前
ローム株式会社
半導体装置
17日前
個人
スーパージャンクションMOSFET
8日前
ソニーグループ株式会社
光検出装置
12日前
三菱電機株式会社
半導体装置
23日前
三菱電機株式会社
半導体装置
1日前
ローム株式会社
半導体集積回路
15日前
京セラ株式会社
受光モジュール
17日前
株式会社半導体エネルギー研究所
半導体装置
12日前
ローム株式会社
半導体装置
2日前
株式会社カネカ
太陽電池製造方法
2日前
株式会社半導体エネルギー研究所
発光デバイス
12日前
日亜化学工業株式会社
発光素子
12日前
ローム株式会社
発光装置
2日前
サンケン電気株式会社
半導体装置
1日前
サンケン電気株式会社
半導体装置
15日前
キオクシア株式会社
半導体記憶装置
1日前
日亜化学工業株式会社
発光素子の製造方法
12日前
日亜化学工業株式会社
発光装置の製造方法
8日前
日亜化学工業株式会社
発光装置
2日前
日亜化学工業株式会社
発光装置
15日前
住友電気工業株式会社
半導体装置の製造方法
23日前
住友電気工業株式会社
光センサ
12日前
日亜化学工業株式会社
発光装置の製造方法
1日前
ローム株式会社
半導体装置及び半導体回路
23日前
厦門普為光電科技有限公司
高光効率発光ダイオード光源
12日前
日本特殊陶業株式会社
圧電素子
16日前
富士電機株式会社
半導体装置
12日前
株式会社デンソー
半導体装置
12日前
続きを見る
他の特許を見る