特許ウォッチ

公開番号2025016279
公報種別公開特許公報(A)
公開日2025-01-31
出願番号2023119445
出願日2023-07-21
発明の名称半導体装置
出願人富士電機株式会社
代理人個人
主分類H10D 8/60 20250101AFI20250124BHJP()
要約【課題】電気的特性を向上させたJBS構造の半導体装置を提供すること。
【解決手段】半導体基板10のおもて面側に、n^-型ドリフト領域2とショットキー電極11とのショットキー接合と、p⁺型領域3とn^-型ドリフト領域2とのpn接合と、を混在させたJBS構造が設けられている。また、半導体基板10のおもて面に、p⁺型領域3の形成時に副次的に形成された第1トレンチ4と、意図的に形成された第2トレンチ5と、が設けられている。第2トレンチ5は、p⁺型領域3よりも浅い深さで当該p⁺型領域3に交差するストライプ状に設けられ、ショットキー接合によるSBDとpn接合によるpn接合ダイオードとに交差する。第1,2トレンチ4,5によって半導体基板10のおもて面に高低差の異なる段差41,42,51,52が所定パターンで繰り返し配置されることで、半導体基板10のおもて面側でのn^-型ドリフト領域2の露出面が増える。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の半導体基板と、
前記半導体基板の第１主面に選択的に設けられ、前記第１主面に平行な方向に延在する第２導電型領域と、
前記半導体基板の前記第２導電型領域を除く部分であり、前記第１主面において前記第１主面に平行な方向に前記第２導電型領域に沿って延在する第１導電型領域と、
前記第１主面に設けられ、前記第１導電型領域にショットキー接合し、かつ前記第１主面で前記第２導電型領域に接する第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
を備え、
前記第１主面に、
前記第１電極と前記第１導電型領域との接触面の高さ位置よりも前記第１電極と前記第２導電型領域との接触面の高さ位置を低くする第１段差と、
前記第１段差に交差し、前記第１導電型領域の長手方向に高低差を有して前記第１電極と前記第１導電型領域との接触面の高さ位置を部分的に低くする第２段差と、
前記第１段差に交差して前記第２段差に連続し、前記第２導電型領域の長手方向に高低差を有して前記第１電極と前記第２導電型領域との接触面の高さ位置を部分的に低くする第３段差と、を有することを特徴とする半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記第１主面に設けられ、前記第１主面に平行な方向に前記第２導電型領域に沿って延在し、底面を前記第２導電型領域に囲まれた第１トレンチと、
前記第１主面に前記第１導電型領域および前記第２導電型領域に交差して設けられ、底面を前記第１導電型領域および前記第２導電型領域にそれぞれ選択的に囲まれた第２トレンチと、
を備え、
前記第１トレンチによって前記第１段差が形成され
前記第２トレンチによって前記第２段差および前記第３段差が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１導電型の半導体基板と、
前記半導体基板の第１主面に設けられ、前記第１主面に平行な方向に延在する第１トレンチと、
前記半導体基板に選択的に設けられ、前記第１主面に平行な方向に前記第１トレンチに沿って延在し、前記第１トレンチの底面を囲む第２導電型領域と、
前記半導体基板の前記第２導電型領域を除く部分であり、前記第１主面において前記第１主面に平行な方向に前記第２導電型領域に沿って延在する第１導電型領域と、
前記第１主面に前記第１導電型領域および前記第２導電型領域に交差して設けられ、底面を前記第１導電型領域および前記第２導電型領域にそれぞれ選択的に囲まれた第２トレンチと、
前記第１主面に設けられ、前記第１トレンチおよび前記第２トレンチに埋め込まれ、前記第１導電型領域にショットキー接合し、かつ前記第２導電型領域に接する第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
を備えることを特徴とする半導体装置。
【請求項４】
前記第２導電型領域は、少なくとも深さ方向に前記第２トレンチに対向する部分で前記第２トレンチの底面よりも前記第２主面側に深くなっていることを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記第２導電型領域の前記第１主面からの深さは一様であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第２トレンチの底面は、前記第１トレンチの底面よりも前記第２主面側に深い位置にあることを特徴とする請求項２または３に記載の半導体装置。
【請求項７】
前記第２導電型領域は、前記第１主面に平行な方向にストライプ状に延在し、
前記第２トレンチは、前記第１導電型領域および前記第２導電型領域に交差するストライプ状に延在し、
前記第２トレンチの幅は、前記第２導電型領域の配置間隔よりも狭いことを特徴とする請求項２または３に記載の半導体装置。
【請求項８】
前記第２導電型領域は、前記第１トレンチの内壁の全面を囲むことを特徴とする請求項２または３に記載の半導体装置。
【請求項９】
前記第１電極は、
前記第１主面、前記第１トレンチの内壁および前記第２トレンチの内壁に沿って設けられ、前記第１導電型領域にショットキー接合し、かつ前記第２導電型領域に接する第１金属層と、
前記第１トレンチの内部および前記第２トレンチの内部において前記第１金属層の上に設けられ、前記第１トレンチおよび前記第２トレンチを埋め込まれた第２金属層と、を有することを特徴とする請求項２または３に記載の半導体装置。
【請求項１０】
前記第２金属層は、窒化チタンまたはタングステンからなることを特徴とする請求項９に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この発明は、半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
従来、パワーデバイスとして用いられるショットキーバリアダイオード（ＳＢＤ：ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ）では、半導体基板のおもて面側にショットキー接合とｐｎ接合とを混在させたＪＢＳ（ＪｕｎｃｔｉｏｎＢａｒｒｉｅｒＳｃｈｏｔｔｋｙ）構造を採用し、当該ｐｎ接合を形成するｐ
+
型領域をアノードトレンチの内壁の表面領域に形成した装置が公知である（例えば、下記特許文献１～３参照。）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－１１６４７１号公報
特開２０１８－１０１６６８号公報
特開２０１１－００９７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳＢＤの導通損失は、ｎ
-
型の半導体基板とショットキー電極との接触面積（ショットキー接合の面積）が大きいほど低減される。しかしながら、ＪＢＳ構造のＳＢＤでは、半導体基板のおもて面側にショットキー接合とｐｎ接合とが混在し、当該ｐｎ接合で形成されるｐｎ接合ダイオードの面積分だけショットキー接合の面積が小さくなるため、同じチップサイズでショットキー接合のみを有するＳＢＤと比べて導通損失が大きくなる。
【０００５】
この発明は、上述した従来技術による課題を解消するため、電気的特性を向上させたＪＢＳ構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第２導電型領域は、第１導電型の半導体基板の第１主面に選択的に設けられ、前記第１主面に平行な方向に延在する。第１導電型領域は、前記半導体基板の前記第２導電型領域を除く部分であり、前記第１主面において前記第１主面に平行な方向に前記第２導電型領域に沿って延在する。第１電極は、前記第１主面に設けられ、前記第１導電型領域にショットキー接合し、かつ前記第１主面で前記第２導電型領域に接する。第２電極は、前記半導体基板の第２主面に設けられている。
【０００７】
前記第１主面に、第１段差と、第２段差と、第３段差と、が形成されている。
前記第１段差は、前記第１電極と前記第１導電型領域との接触面の高さ位置よりも前記第１電極と前記第２導電型領域との接触面の高さ位置を低くする。
前記第２段差は、前記第１段差に交差し、前記第１導電型領域の長手方向に高低差を有して前記第１電極と前記第１導電型領域との接触面の高さ位置を部分的に低くする。
前記第３段差は、前記第１段差に交差して前記第２段差に連続し、前記第２導電型領域の長手方向に高低差を有して前記第１電極と前記第２導電型領域との接触面の高さ位置を部分的に低くする。
【０００８】
また、この発明にかかる半導体装置は、上述した発明において、第１トレンチは、前記第１主面に設けられ、前記第１主面に平行な方向に前記第２導電型領域に沿って延在し、底面を前記第２導電型領域に囲まれている。第２トレンチは、前記第１主面に前記第１導電型領域および前記第２導電型領域に交差して設けられ、底面を前記第１導電型領域および前記第２導電型領域にそれぞれ選択的に囲まれている。前記第１トレンチによって前記第１段差が形成されている。前記第２トレンチによって前記第２段差および前記第３段差が形成されていることを特徴とする。
【０００９】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１トレンチは、第１導電型の半導体基板の第１主面に設けられ、前記第１主面に平行な方向に延在する。第２導電型領域は、前記半導体基板に選択的に設けられ、前記第１主面に平行な方向に前記第１トレンチに沿って延在し、前記第１トレンチの底面を囲む。第１導電型領域は、前記半導体基板の前記第２導電型領域を除く部分であり、前記第１主面において前記第１主面に平行な方向に前記第２導電型領域に沿って延在する。第２トレンチは、前記第１主面に前記第１導電型領域および前記第２導電型領域に交差して設けられ、底面を前記第１導電型領域および前記第２導電型領域にそれぞれ選択的に囲まれている。第１電極は、前記第１主面に設けられ、前記第１トレンチおよび前記第２トレンチに埋め込まれ、前記第１導電型領域にショットキー接合し、かつ前記第２導電型領域に接する。第２電極は、前記半導体基板の第２主面に設けられている。
【００１０】
また、この発明にかかる半導体装置は、上述した発明において、前記第２導電型領域は、少なくとも深さ方向に前記第２トレンチに対向する部分で前記第２トレンチの底面よりも前記第２主面側に深くなっていることを特徴とする。
（【００１１】以降は省略されています）

関連特許