特許ウォッチ

公開番号2025014684
公報種別公開特許公報(A)
公開日2025-01-30
出願番号2023117448
出願日2023-07-19
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人,個人
主分類H10D 1/47 20250101AFI20250123BHJP()
要約【課題】ノイズを低減可能な半導体装置を提供する。
【解決手段】半導体装置100は、半導体基板1と、半導体基板1上に設けられた絶縁層2と、絶縁層2内に埋設された抵抗層3と、を備えている。半導体基板1の抵抗層3に対向する第1表面領域TRは、複数のトレンチ1Tを有している。抵抗層3と半導体基板1の表面領域(下部電極)との間の最短距離をd、抵抗層3の半導体基板1に対向する面の面積をS、絶縁領域の平均誘電率をεとすると、抵抗層3と半導体基板1の間のキャパシタCは、C≦0.8×(ε×S/d)となる。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に設けられた絶縁層と、
前記絶縁層内に埋設された抵抗層と、
を備え、
前記半導体基板の前記抵抗層に対向する第１表面領域は複数のトレンチを有する、
半導体装置。
続きを表示（約 660 文字）【請求項２】
半導体基板と、
前記半導体基板上に設けられた絶縁層と、
前記絶縁層内に埋設された抵抗層と、
を備え、
前記半導体基板の前記抵抗層に対向する第１表面領域は凹部を有する、
半導体装置。
【請求項３】
前記抵抗層と前記第１表面領域との間にはキャパシタが形成されている、
請求項１又は２に記載の半導体装置。
【請求項４】
前記キャパシタの容量Ｃは、
前記第１表面領域と前記抵抗層との間の最短距離をｄ、
前記抵抗層の前記半導体基板に対向する面の面積をＳ、
前記第１表面領域と前記抵抗層との間の絶縁領域の平均誘電率をε、
として、以下の関係、
Ｃ≦０．８×（ε×Ｓ／ｄ）、
を満たす、
請求項３に記載の半導体装置。
【請求項５】
前記キャパシタの容量Ｃは、以下の関係、
Ｃ≦０．５×（ε×Ｓ／ｄ）、
を満たす、
請求項４に記載の半導体装置。
【請求項６】
前記抵抗層の材料は、Ｃｒ及びＳｉを含む、
請求項１又は２に記載の半導体装置。
【請求項７】
前記絶縁層は、積層された複数の誘電体層を備え、
複数の前記誘電体層の少なくとも１つの層の材料はシリコン酸化物を含み、
複数の前記誘電体層の少なくとも１つの層の材料はシリコン窒化物を含む、
請求項１又は２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１は、シリコン基板上に絶縁層を介して形成された抵抗膜を開示している。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２２／１４９３７１号
【０００４】
［概要］
本開示は、ノイズを低減可能な半導体装置を提供する。
【０００５】
本開示の半導体装置は、半導体基板上に設けられた絶縁層と、前記絶縁層内に埋設された抵抗層と、を備え、前記半導体基板の前記抵抗層に対向する第１表面領域は複数のトレンチを有する。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体装置の縦断面構成を示す図である。
図２は、トレンチの深さΔＤ（μｍ）と容量の変化率（Ｃ／Ｃ
０
）の関係を示すグラフである。
図３は、トレンチ構造の縦断面構成を示す図である。
図４は、トレンチ構造の縦断面構成を示す図である。
図５は、複数の抵抗器と複数のトレンチの位置関係を示す図（図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図５（Ｄ））である。
図６は、抵抗チップの平面構成を示す図である。
図７は、抵抗チップ内の一部の領域（図６の第２領域Ｓ２）の拡大図である。
図８は、図７におけるＡ－Ａ線に沿った部分の縦断面構成を示す図である。
図９は、図７におけるＢ－Ｂ線に沿った部分の縦断面構成を示す図である。
図１０は、図６におけるＣ－Ｃ線に沿った部分の縦断面構成を示す図である。
図１１は、実施形態に係る半導体装置の縦断面構成を示す図である。［詳細な説明］
【０００７】
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【０００８】
図１は、実施形態に係る半導体装置の縦断面構成を示す図である。
【０００９】
半導体装置１００は、半導体基板１を備えている。ＸＹＺ三次元直交座標系を設定する。半導体基板１の厚み方向をＺ軸方向とし、Ｚ軸方向に垂直な方向をＸ軸方向とし、Ｚ軸及びＸ軸の双方に垂直な方向をＹ軸方向とする。Ｚ軸の正方向は、半導体基板１の深さ方向（下方向）とする。
【００１０】
半導体装置１００は、半導体基板１上に設けられた絶縁層２と、絶縁層２内に埋設された抵抗層３とを備えている。半導体基板１の抵抗層３に対向する第１表面領域ＴＲは、複数のトレンチ１Ｔを有している。抵抗層３と、第１表面領域ＴＲとの間には、絶縁層２の一部領域である絶縁領域を挟んでキャパシタ（寄生キャパシタ）が形成されている。このキャパシタの容量Ｃ（寄生容量）は、抵抗層３と第１表面領域ＴＲとの間の平均距離が大きくなるほど、低下する。第１表面領域ＴＲは、複数のトレンチ１Ｔを有しているので、トレンチが無い場合と比較して、当該平均距離が大きくなる。したがって、キャパシタの容量Ｃは、小さくなる。キャパシタの容量Ｃが小さくなると、容量Ｃに起因するノイズ、例えば、抵抗層３に重畳するノイズを低減させることができる。また、抵抗層３を介して信号伝達を行うような回路の場合、容量Ｃが小さくなると、容量Ｃに起因した信号遅延を低減することができる。
（【００１１】以降は省略されています）

関連特許