特許ウォッチ

公開番号2025007777
公報種別公開特許公報(A)
公開日2025-01-17
出願番号2023109397
出願日2023-07-03
発明の名称半導体集積回路
出願人ローム株式会社
代理人個人,個人
主分類H10D 1/47 20250101AFI20250109BHJP()
要約【課題】電圧変調の影響を低減した抵抗分圧回路を提供する。
【解決手段】半導体集積回路100は、抵抗分圧回路600を備える。第1分圧抵抗Rd1は、第1端子P1と第3端子P3の間に接続され、第2分圧抵抗Rd2は、第2端子P2と第3端子P3の間に接続される。第1バイアス抵抗Rb1および第2バイアス抵抗Rb2は、第1端子P1と第2端子P2の間に直列に接続される。第1バイアス抵抗Rb1は、抵抗値が等しい2つの第1抵抗要素r1を含み、2つの第1抵抗要素r1のウェルおよび第1分圧抵抗Rd1のウェルには、2つの第1抵抗要素r1の接続ノードの電圧Vb1が供給される。第2バイアス抵抗Rb2も第1バイアス抵抗Rb1と同様である。
【選択図】図1
特許請求の範囲【請求項１】
第１端子の電圧と第２端子の電圧を分圧した電圧を第３端子に発生する抵抗分圧回路を備え、
前記抵抗分圧回路は、
前記第１端子と前記第３端子の間に接続された第１分圧抵抗と、
前記第２端子と前記第３端子の間に接続された第２分圧抵抗と、
前記第１端子と前記第２端子の間に直列に接続された第１バイアス抵抗および第２バイアス抵抗と、
を備え、
前記第１バイアス抵抗は、抵抗値が等しい２つの第１抵抗要素を含み、前記２つの第１抵抗要素のウェルおよび前記第１分圧抵抗のウェルに、前記２つの第１抵抗要素の接続ノードの電圧が供給され、
前記第２バイアス抵抗は、抵抗値が等しい２つの第２抵抗要素を含み、前記２つの第２抵抗要素のウェルおよび前記第２分圧抵抗のウェルに、前記２つの第２抵抗要素の接続ノードの電圧が供給される、半導体集積回路。
続きを表示（約 600 文字）【請求項２】
前記第１分圧抵抗および前記第２分圧抵抗の少なくとも一方はトリミング可能である、請求項１に記載の半導体集積回路。
【請求項３】
前記第１分圧抵抗、前記第２分圧抵抗、前記第１バイアス抵抗、前記第２バイアス抵抗は、ポリ抵抗である、請求項１または２に記載の半導体集積回路。
【請求項４】
前記第１分圧抵抗、前記第２分圧抵抗、前記第１バイアス抵抗、前記第２バイアス抵抗は、拡散抵抗である、請求項１または２に記載の半導体集積回路。
【請求項５】
前記２つの第１抵抗要素のウェルは独立しており、
前記２つの第２抵抗要素のウェルは独立している、請求項１または２に記載の半導体集積回路。
【請求項６】
前記２つの第１抵抗要素のウェルは共通であり、
前記２つの第２抵抗要素のウェルは共通である、請求項１または２に記載の半導体集積回路。
【請求項７】
オペアンプをさらに備え、
前記オペアンプと前記抵抗分圧回路は、差動アンプ回路を構成する、請求項１または２に記載の半導体集積回路。
【請求項８】
前記第３端子の電圧をしきい値電圧と比較する電圧コンパレータをさらに備え、
前記電圧コンパレータと前記抵抗分圧回路は、電圧監視回路を構成する、請求項１または２に記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体集積回路に形成される抵抗に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
半導体集積回路の重要な構成要素のひとつに抵抗がある。抵抗の種類はさまざまであり、用途に応じて、ポリ抵抗、拡散抵抗、メタル抵抗などが使用される。
【０００３】
半導体基板に形成される抵抗は、それに印加される電圧に応じて、抵抗値がわずかに変化する。これを電圧変調という。電圧変調は、１０Ｖを超える大きな電圧を印加してせいぜい０．１％あるいはそれ以下のオーダーであるため、多くの用途で問題となることはない。
［概要］
【０００４】
しかしながら、高精度が要求される回路では、わずかな電圧変調による抵抗値の変動が、回路の特性を大きく悪化させる。抵抗を利用して抵抗分圧回路を形成する場合には、抵抗値の変動によって分圧比が変化してしまう。
【０００５】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、電圧変調の影響を低減した抵抗分圧回路の提供にある。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る抵抗分圧回路を備える半導体集積回路の回路図である。
図２は、抵抗の断面図である。
図３は、比較技術に係る抵抗を備える半導体集積回路の断面図である。
図４は、実施形態に係る抵抗および比較技術に係る抵抗の抵抗値のシミュレーション結果を示す図である。
図５は、図４のシミュレーションに用いた回路図である。
図６は、変形例に係る抵抗を備える半導体集積回路の断面図である。
図７は、増幅回路の回路図である。
図８は、実施形態に係る増幅回路の回路図である。
図９は、比較技術に係る増幅回路の回路図である。
図１０は、電圧監視回路の回路図である。［詳細な説明］
【０００７】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【０００８】
一実施形態に係る半導体集積回路は、第１端子の電圧と第２端子の電圧を分圧した電圧を第３端子に発生する抵抗分圧回路を備える。抵抗分圧回路は、第１端子と第３端子の間に接続された第１分圧抵抗と、第２端子と第３端子の間に接続された第２分圧抵抗と、第１端子と第２端子の間に直列に接続された第１バイアス抵抗および第２バイアス抵抗と、を備える。第１バイアス抵抗は、抵抗値が等しい２つの第１抵抗要素を含み、２つの第１抵抗要素のウェルおよび第１分圧抵抗のウェルに、２つの第１抵抗要素の接続ノードの電圧が供給され、第２バイアス抵抗は、抵抗値が等しい２つの第２抵抗要素を含み、２つの第２抵抗要素のウェルおよび第２分圧抵抗のウェルに、２つの第２抵抗要素の接続ノードの電圧が供給される。
【０００９】
この構成において、第１バイアス抵抗と第２バイアス抵抗は、抵抗のウェルに電圧を供給するバイアス回路として機能する。この構成によると、１個の抵抗を２つの抵抗要素に分割して形成し、それぞれの抵抗要素のウェルに、中点電圧に相当する電圧を印加することにより、電圧変調の影響を低減できる。
【００１０】
一実施形態において、第１分圧抵抗および第２分圧抵抗の少なくとも一方はトリミング可能であってもよい。
（【００１１】以降は省略されています）

関連特許