特許ウォッチ

公開番号2025016314
公報種別公開特許公報(A)
公開日2025-01-31
出願番号2023128884
出願日2023-07-21
発明の名称集積回路
出願人個人
代理人
主分類H10B 51/30 20230101AFI20250124BHJP()
要約【課題】高速で低コストの特性を持つMBCFET(Multi Bridge Channel FET)に代表される縦方向に積層された積層型ゲートアラウンド型トランジスタ構造(GAA)が不揮発性特性を実現する集積回路を提供する。
【解決手段】同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型FET(GAA10,11,12)において、前記複数個の横型FETのうち少なくとも1素子にゲート絶縁膜に情報を不揮発に記憶できる絶縁膜を使用する。
【選択図】図1
特許請求の範囲【請求項１】
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴにおいて、前記複数個の横型ＦＥＴのうち少なくとも１素子のゲート絶縁膜に情報を不揮発に記憶できる絶縁膜を使用する事により不揮発性機能を実現する集積回路。
続きを表示（約 310 文字）【請求項２】
前記請求項１記載の集積回路において、前記横型ＦＥＴとして４側面をチャネルに用いるゲートアラウンド型を用いる事を特徴とする特許請求項第１項記載の集積回路。
【請求項３】
前記請求項１ないし２記載の集積回路において、前記不揮発性機能として不揮発性メモリを実現する事を特徴する集積回路。
【請求項４】
前記請求項１ないし２記載の集積回路において、前記不揮発性機能として積和演算回路を実現する事を特徴する集積回路。
【請求項５】
前記請求項１ないし２記載の集積回路において、前記不揮発性機能として任意の論理回路の演算結果を記憶する機能を具備する事を特徴する集積回路。

発明の詳細な説明【技術分野】
【０００１】
ゲートオールアラウンド型トランジスタを用いた集積回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
ＬＳＩは過去ムーアの法則にしたがって平面型トランジスタの微細化が進み、大容量化、低コスト化、高速化、低消費電力化が着実に進められてきた。
【０００３】
その結果ロジックＬＳＩの代表であるＭＰＵでは１０億個以上の平面型トランジスタを用いたＧＨｚ動作が実現され、メモリＬＳＩの中で最も大容量化が進んだ平面型トランジスタを用いたＮＡＮＤ型フラッシュメモリでは６４Ｇｂｉｔまで大容量化が進められている（文献１）。
【０００４】
しかしながらこの平面型トランジスタの微細化もショートチャネル効果等のため近年限界に近付いている。
【０００５】
過去平面型トランジスタの微細化が難しい問題を解決するため、４側面をチャネルに使用できるゲートアラウンド型トランジスタ（以後ＧＡＡと略す）や、ＧＡＡを縦方向に複数個積層してＧＡＡ以上に高速化に適したＭＢＣＦＥＴ（ＭｕｌｔｉＢｒｉｄｇｅＣｈａｎｎｅｌＦＥＴ）などが提案されている。これらにより微細化によらず高速低コストな特性が実現されている。
【０００６】
過去提案されている前記ＧＡＡもしくはＭＢＣＦＥＴに代表される縦方向に積層された積層型ＧＡＡでは、ゲート絶縁膜に酸化膜や高誘電体膜を使用するため、高速で低コストな特性は実現できる。しかしながらＧＡＡもしくは積層型ＧＡＡ単体では不揮発情報を記憶できないため、不揮発性メモリ、論理回路の出力情報をその上部に記憶する不揮発性論理回路、不揮発性素子を用いた積和演算回路等の不揮発性素子を用いた多様なメモリや論理回路を実現する事が出来なかった。
【文献１】
【】
Ｍ．Ｓａｋｏｅｔａｌ，” ＡＬｏｗ－Ｐｏｗｅｒ６４ＧｂＭＬＣＮＡＮＤ－ＦｌａｓｈＭｅｍｏｒｙｉｎ１５ｎｍＣＭＯＳＴｅｃｈｎｏｌｏｇｙ”，ＩＳＳＣＣＤｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，２０１５．
【発明の概要】
【】
【発明が解決しようとしている課題】
【０００７】
高速、低コストが実現可能なゲートアラウンド型トランジスタ構造（ＧＡＡ）もしくはそれを積層した積層型ＧＡＡ単体では、情報を不揮発で記憶する手段及びその手段を用いた不揮発性メモリや不揮発性論理回路は提案されていない。
【課題を解決するための手段】
【０００８】
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴにおいて、前記複数個の横型ＦＥＴのうち少なくとも１素子にゲート絶縁膜に情報を不揮発に記憶できる絶縁膜を使用する事により実現した。
【発明の効果】
【０００９】
本発明により、高速で低コストの特性を持つＭＢＣＦＥＴに代表される縦方向に積層された積層型ＧＡＡが不揮発性特性を実現する事が出来る。その結果低コストでパターン面積の小さな不揮発性メモリ、論理回路の出力情報をその上部に記憶する不揮発性論理回路、低コストで処理能力が向上した不揮発性素子を用いた積和演算回路等の不揮発性素子を用いた多様なメモリや論理回路を実現する事が出来る。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明に係る集積回路の第１実施形態について説明する。
［第１実施形態］
（第１実施形態の構成）
（【００１１】以降は省略されています）

関連特許