特許ウォッチ

公開番号2025002358
公報種別公開特許公報(A)
公開日2025-01-09
出願番号2023102471
出願日2023-06-22
発明の名称半導体装置及び半導体回路
出願人ローム株式会社
代理人個人,個人,個人
主分類H10D 89/60 20250101AFI20241226BHJP()
要約【課題】ダイオードから基板深部へのリーク電流を抑制可能な半導体装置を提供する。
【解決手段】
半導体装置は、第1導電型の半導体基板1Aと、半導体基板1A上に位置する第2導電型の半導体層1Bと、半導体層1B内に形成された第1導電型の第1半導体領域10と、半導体層1B内に形成された第2導電型の第2半導体領域20と、第1半導体領域10と半導体基板1Aとの間に介在する第2導電型の埋め込み層BLRと、を備えている。第1半導体領域10と半導体層1Bとはpn接合し、第2半導体領域20と半導体層1Bとは電気的に接続されている。平面視において、埋め込み層BLRの第2半導体領域20側の第1端部位置と、第2半導体領域20の第1半導体領域10側の第2端部位置との間に、第1間隔ΔX1を有する。
【選択図】図2
特許請求の範囲【請求項１】
第１導電型の半導体基板と、
前記半導体基板上に位置する第２導電型の半導体層と、
前記半導体層内に形成された第１導電型の第１半導体領域と、
前記半導体層内に形成された第２導電型の第２半導体領域と、
前記第１半導体領域と前記半導体基板との間に介在する第２導電型の埋め込み層と、
を備え、
前記第１半導体領域と前記半導体層とはｐｎ接合し、
前記第２半導体領域と前記半導体層とは電気的に接続され、
平面視において、
前記埋め込み層の前記第２半導体領域側の第１端部位置と、前記第２半導体領域の前記第１半導体領域側の第２端部位置との間に、第１間隔を有する、
半導体装置。
続きを表示（約 1,200 文字）【請求項２】
平面視において、
前記第１間隔は、前記第１半導体領域の前記第２半導体領域側の第３端部位置と、前記第２端部位置との間の第２間隔よりも、小さい、
請求項１に記載の半導体装置。
【請求項３】
前記第１間隔は、
前記第２間隔の７０％以上９０％以下である、
請求項２に記載の半導体装置。
【請求項４】
縦断面内において、
前記埋め込み層と前記第１半導体領域との間の第３間隔は、６μｍ以上１０μｍ以下である、
請求項３に記載の半導体装置。
【請求項５】
前記埋め込み層の不純物濃度の最大値は、１×１０
１８
／ｃｍ
３
以上６×１０
１８
／ｃｍ
３
以下である、
請求項１に記載の半導体装置。
【請求項６】
前記埋め込み層の不純物濃度の最大値を与える深さ位置は、
前記半導体基板と前記半導体層との界面位置よりも浅い、
請求項１に記載の半導体装置。
【請求項７】
前記埋め込み層の不純物濃度の最大値を与える深さ位置において、前記埋め込み層の不純物濃度は、前記埋め込み層の厚み方向に垂直な面内の第１方向に沿って、周期的に変動している、
請求項１に記載の半導体装置。
【請求項８】
前記埋め込み層の不純物濃度の最大値を与える深さ位置において、前記埋め込み層の不純物濃度は、前記埋め込み層の厚み方向に垂直な面内の第１方向、及び、前記面内の前記第１方向に垂直な第２方向に沿って、周期的に変動している、
請求項１に記載の半導体装置。
【請求項９】
第１トランジスタと、
前記第１トランジスタに直列に接続された第２トランジスタと、
を備え、
前記ｐｎ接合を含むダイオードのカソード電極は、第１コンデンサを介して、前記第１トランジスタと前記第２トランジスタとの間の節点に接続され、
前記ダイオードの前記カソード電極は、第１ドライバの電源電位に接続され、
前記ダイオードのアノード電極は、第２ドライバの電源電位に接続され、
前記第１ドライバの出力端子は、前記第１トランジスタのゲート電極に接続され、
前記第２ドライバの出力端子は、前記第２トランジスタのゲート電極に接続されている、
請求項１～請求項８のいずれか一項に記載の半導体装置。
【請求項１０】
前記ダイオード、前記第１トランジスタ、前記第２トランジスタ、前記第１ドライバ、及び、前記第２ドライバは、同一の半導体チップ内に設けられている、
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置及び半導体回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
特許文献１は、ダイオードを備えたスイッチング回路を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－０６３０８１号公報
【０００４】
［概要］
本開示は、ダイオードから基板深部へのリーク電流を抑制可能な半導体装置及び半導体回路を提供する。
【０００５】
本開示は、第１導電型の半導体基板と、前記半導体基板上に位置する第２導電型の半導体層と、前記半導体層内に形成された第１導電型の第１半導体領域と、前記半導体層内に形成された第２導電型の第２半導体領域と、前記第１半導体領域と前記半導体基板との間に介在する第２導電型の埋め込み層と、を備え、前記第１半導体領域と前記半導体層とはｐｎ接合し、前記第２半導体領域と前記半導体層とは電気的に接続され、平面視において、前記埋め込み層の前記第２半導体領域側の第１端部位置と、前記第２半導体領域の前記第１半導体領域側の第２端部位置との間に、第１間隔を有する、半導体装置を提供する。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体回路の回路図である。
図２は、実施形態に係る半導体装置の縦断面構成を示す図である。
図３は、実施形態に係る半導体装置の平面図である。
図４は、実施形態に係る半導体装置の製造方法を説明する図（図４（ａ）、図４（ｂ）、図４（ｃ）、図４（ｄ）、図４（ｅ）、図４（ｆ））である。
図５は、埋め込み層の平面図である。
図６は、埋め込み層の平面図である。
図７は、深さ（Ｚ）と不純物濃度Ｃｎ（／ｃｍ
３
）の関係を示すグラフ（図７（ａ）、図７（ｂ））である。
図８は、Ｘ軸方向の位置（Ｘ）と不純物濃度Ｃｎ（／ｃｍ
３
）の関係を示すグラフである。
図９は、Ｘ軸方向の位置（Ｘ）と不純物濃度Ｃｎ（／ｃｍ
３
）の関係を示すグラフである。
図１０は、Ｙ軸方向の位置（Ｙ）と不純物濃度Ｃｎ（／ｃｍ
３
）の関係を示すグラフである。
【０００７】
［詳細な説明］
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【０００８】
図１は、実施形態に係る半導体回路の回路図である。
【０００９】
半導体回路１００は、スイッチングレギュレータである。半導体回路１００は、半導体チップ２００と、第１コンデンサＣ１と、インダクタＬ１と、第２コンデンサＣ２とを備えている。第１コンデンサＣ１、インダクタＬ１及び第２コンデンサＣ２は、半導体チップ２００の外部に配置されている。第２コンデンサＣ２の両端に位置する出力端子間には、負荷抵抗Ｒ１が接続される。半導体チップ２００には、電源Ｖｃから電源電圧が供給されている。インダクタＬ１の一方端は、半導体装置の第３節点Ｐ３に接続されている。第２コンデンサＣ２は、インダクタＬ１の他方端と固定電位（接地電位ＧＮＤ）との間に接続されている。
【００１０】
半導体チップ２００は、インダクタＬ１に周期的に変動する電流を供給し、第２コンデンサＣ２の両端に発生した出力電圧が、負荷抵抗Ｒ１に与えられる。第２コンデンサＣ２は、出力電圧の平滑化機能を有している。
（【００１１】以降は省略されています）

関連特許