特許ウォッチ

公開番号2024165506
公報種別公開特許公報(A)
公開日2024-11-28
出願番号2023081762
出願日2023-05-17
発明の名称電子回路及び計算装置
出願人株式会社東芝
代理人弁理士法人iX
主分類H10N 60/10 20230101AFI20241121BHJP()
要約【課題】特性を向上可能な電子回路及び計算装置を提供する。
【解決手段】実施形態によれば、電子回路は、第1基体及び第1構造体を含む。第1基体は、第1面と、第1側面、第2側面、第3側面及び第3他側面を含む。第1構造体は、第1非線形素子、第1～第3導電部材を含む。第1非線形素子は、第1素子部分、第2素子部分及び中間ジョセフソン接合を含む。第1導電部材は第1領域を含む。第1領域は、第1側面に沿う。第2導電部材は第2領域を含む。第2領域は、第2側面に沿う。第3導電部材は、第3領域及び第3他領域を含む。第3領域は第3側面に沿う。第3他領域は第3他側面に沿う。
【選択図】図1

特許請求の範囲【請求項１】
第１基体と、
第１構造体と、
を備え、
前記第１基体は、第１面と、第１側面、第２側面、第３側面及び第３他側面を含み、
前記第１側面、前記第２側面、前記第３側面及び前記第３他側面は、前記第１面に沿う平面と交差し、
前記第１構造体は、第１非線形素子と、第１導電部材と、第２導電部材と、第３導電部材と、を含み、
前記第１非線形素子は、第１素子部分、第２素子部分、及び、前記第１素子部分と前記第２素子部分との間に設けられた中間ジョセフソン接合と、を含み、
前記第１導電部材は、第１領域及び第１接続領域を含み、前記第１領域は、前記第１側面に沿って設けられ、前記第１接続領域の一部は前記第１領域と電気的に接続され、前記第１接続領域の別の一部は前記第１素子部分と電気的に接続され、
前記第２導電部材は、第２領域及び第２接続領域を含み、前記第２領域は、前記第２側面に沿って設けられ、前記第２接続領域の一部は前記第２領域と電気的に接続され、前記第２接続領域の別の一部は前記第２素子部分と電気的に接続され、
前記第３導電部材は、第３領域及び第３他領域を含み、前記第３領域は前記第３側面に沿って設けられ、前記第３他領域は前記第３他側面に沿って設けられ、前記第１領域から前記第３領域への方向は、前記平面に沿い、前記第２領域から前記第３他領域への方向は、前記平面に沿う、電子回路。
続きを表示（約 2,300 文字）【請求項２】
前記第３領域の第１方向における第３領域長は、前記第１領域の前記第１方向における第１領域長よりも長く、
前記第１方向は、前記第１面に対して垂直であり、
前記第３他領域の前記第１方向における第３他領域長は、前記第２領域の前記第１方向における第２領域長よりも長い、請求項１に記載の電子回路。
【請求項３】
前記第１基体は、第２面をさらに含み、
前記第２面から前記第１面への方向は、前記第１方向に沿い、
前記第１基体は、前記第１側面を含む第１凹部と、前記第２側面を含む第２凹部と、を含む、請求項２に記載の電子回路。
【請求項４】
前記第１基体は、前記第１面及び前記第２面と繋がる第１孔を含み、
前記第３側面は、前記第１孔の一部であり、
前記第３他側面は、前記第１孔の別の一部である、請求項３に記載の電子回路。
【請求項５】
前記第１構造体は、前記第２面に沿って設けられた第２面導電膜をさらに含み、
前記第３導電部材は、前記第２面導電膜に電気的に接続された、請求項３に記載の電子回路。
【請求項６】
前記第１非線形素子は、第１ジョセフソン接合及び第２ジョセフソン接合をさらに含み、
前記第１ジョセフソン接合の一端は、前記第１素子部分と電気的に接続され、
前記第１ジョセフソン接合の他端は、前記第３領域と電気的に接続され、
前記第２ジョセフソン接合の一端は、前記第２素子部分と電気的に接続され、
前記第２ジョセフソン接合の他端は、前記第３他領域と電気的に接続された、請求項１～５のいずれか１つに記載の電子回路。
【請求項７】
前記第１構造体は、第４領域を含む第４導電部材をさらに含み、
前記第１基体は、第４側面をさらに含み、
前記第４側面は、前記平面と交差し、
前記第４領域は、前記第４側面に沿って設けられた、請求項１に記載の電子回路。
【請求項８】
前記第２領域から前記第１領域への第２方向における前記第４領域の第４側面位置は、前記第２方向における前記第１領域の第１側面位置と、前記第２方向における前記第２領域の第２側面位置と、の間にあり、
前記第２方向における前記第３領域の第３側面位置は、前記第４側面位置と前記第１側面位置との間にあり、
前記第２方向における前記第３他領域の第３他側面位置は、前記第４側面位置と前記第２側面位置との間にある、請求項７に記載の電子回路。
【請求項９】
第１素子構造体をさらに備え、
前記第１素子構造体は、
第１素子ジョセフソン接合と、
前記第１素子ジョセフソン接合と接続された第１素子領域と、
前記第１素子ジョセフソン接合と接続された第２素子領域と、
第１素子対向領域と、
第２素子対向領域と、
を含み、
前記第１基体は、第１素子側面、第２素子側面、第１素子対向側面、及び、第２素子対向側面をさらに含み、
前記第１素子側面、前記第２素子側面、前記第１素子対向側面、及び、前記第２素子対向側面は、前記平面と交差し、
前記第１素子領域は、前記第１素子側面に沿って設けられ、
前記第２素子領域は、前記第２素子側面に沿って設けられ、
前記第１素子対向領域は、前記第１素子対向側面に沿って設けられ、
前記第２素子対向領域は、前記第２素子対向側面に沿って設けられ、
複数の前記第１構造体が設けられ、
前記第１素子対向領域は、前記複数の第１構造体の１つに含まれる前記第３領域と電気的に接続され、
前記第２素子対向領域は、前記複数の第１構造体の別の１つに含まれる前記第３領域と電気的に接続され、
前記第１素子領域は、前記複数の第１構造体の１つに含まれる前記第１導電部材及び前記第２導電部材の一方と結合可能であり、
前記第２素子領域は、前記複数の第１構造体の前記別の１つに含まれる前記第１導電部材及び前記第２導電部材の一方と結合可能である、請求項１に記載の電子回路。
【請求項１０】
第１素子構造体と、
第２素子構造体と、
をさらに備え、
前記第１素子構造体は、
第１素子ジョセフソン接合と、
前記第１素子ジョセフソン接合と接続された第１素子領域と、
第１素子対向領域と、
を含み、
前記第２素子構造体は、
第２素子ジョセフソン接合と、
前記第２素子ジョセフソン接合と接続された第２素子領域と、
第２素子対向領域と、
を含み、
前記第１基体は、第１素子側面、第１素子対向側面、第２素子側面及び第２素子対向側面をさらに含み、
前記第１素子側面、前記第１素子対向側面、前記第２素子側面及び前記第２素子対向側面は、前記平面と交差し、
前記第１素子領域は、前記第１素子側面に沿って設けられ、
前記第１素子対向領域は、前記第１素子対向側面に沿って設けられ、
前記第２素子領域は、前記第２素子側面に沿って設けられ、
前記第２素子対向領域は、前記第２素子対向側面に沿って設けられ、
前記第１素子領域は、前記第１導電部材と結合可能であり、
前記第２素子領域は、前記第２導電部材と結合可能である、請求項１に記載の電子回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、電子回路及び計算装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
例えば、複数の非線形素子を含む電子回路が計算装置に用いられる。電子回路及び計算装置において、特性の向上が望まれる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－２００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、特性を向上可能な電子回路及び計算装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、電子回路は、第１基体及び第１構造体を含む。前記第１基体は、第１面と、第１側面、第２側面、第３側面及び第３他側面を含む。前記第１側面、前記第２側面、前記第３側面及び前記第３他側面は、前記第１面に沿う平面と交差する。前記第１構造体は、第１非線形素子、第１導電部材、第２導電部材及び第３導電部材を含む。前記第１非線形素子は、第１素子部分、第２素子部分、及び、前記第１素子部分と前記第２素子部分との間に設けられた中間ジョセフソン接合と、を含む。前記第１導電部材は、第１領域及び第１接続領域を含む。前記第１領域は、前記第１側面に沿って設けられる。前記第１接続領域の一部は前記第１領域と電気的に接続される。前記第１接続領域の別の一部は前記第１素子部分と電気的に接続される。前記第２導電部材は、第２領域及び第２接続領域を含む。前記第２領域は、前記第２側面に沿って設けられる。前記第２接続領域の一部は前記第２領域と電気的に接続される。前記第２接続領域の別の一部は前記第２素子部分と電気的に接続される。前記第３導電部材は、第３領域及び第３他領域を含む。前記第３領域は前記第３側面に沿って設けられる。前記第３他領域は前記第３他側面に沿って設けられる。前記第１領域から前記第３領域への方向は、前記平面に沿う。前記第２領域から前記第３他領域への方向は、前記平面に沿う。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る電子回路を例示する模式的平面図である。
図２（ａ）～図２（ｄ）は、第１実施形態に係る電子回路を例示する模式的断面図である。
図３（ａ）～図３（ｄ）は、第１実施形態に係る電子回路を例示する模式的断面図である。
図４は、第１実施形態に係る電子回路及び計算装置を例示する模式図である。
図５は、第１実施形態に係る電子回路を例示する模式的平面図である。
図６は、第１実施形態に係る電子回路を例示する模式的平面図である。
図７（ａ）～図７（ｃ）は、第１実施形態に係る電子回路を例示する模式的断面図である。
図８は、第１実施形態に係る電子回路及び計算装置を例示する模式図である。
図９は、第１実施形態に係る電子回路を例示する模式的平面図である。
図１０は、第１実施形態に係る電子回路の一部を例示する模式的平面図である。
図１１（ａ）及び図１１（ｂ）は、第１実施形態に係る電子回路を例示する模式的断面図である。
図１２は、第１実施形態に係る電子回路及び計算装置を例示する模式図である。
図１３は、第１実施形態に係る電子回路を例示する模式的断面図である。
図１４は、第１実施形態に係る電子回路を例示する模式的平面図である。
図１５は、第１実施形態に係る電子回路を例示する模式的平面図である。
図１６は、第１実施形態に係る電子回路を例示する模式的平面図である。
図１７（ａ）及び図１７（ｂ）は、第１実施形態に係る電子回路を例示する模式的断面図である。
図１８は、第１実施形態に係る電子回路及び計算装置を例示する模式図である。
図１９は、第１実施形態に係る電子回路を例示する模式的平面図である。
図２０は、第１実施形態に係る電子回路を例示する模式的平面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る電子回路を例示する模式的平面図である。
図２（ａ）～図２（ｄ）、及び、図３（ａ）～図３（ｄ）は、第１実施形態に係る電子回路を例示する模式的断面図である。
図４は、第１実施形態に係る電子回路及び計算装置を例示する模式図である。
図２（ａ）は、図１のＡ１－Ａ２線断面図である。図２（ｂ）は、図１のＡ３－Ａ４線断面図である。図２（ｃ）は、図１のＡ５－Ａ６線断面図である。図２（ｄ）は、図１のＡ７－Ａ８線断面図である。図３（ａ）は、図１のＢ１－Ｂ２線断面図である。図３（ｂ）は、図１のＢ３－Ｂ４線断面図である。図３（ｃ）は、図１のＢ５－Ｂ６線断面図である。図３（ｄ）は、図１のＢ７－Ｂ８線断面図である。
【０００９】
図２（ａ）～図２（ｄ）、及び、図３（ａ）～図３（ｄ）に示すように、実施形態に係る電子回路は、第１基体８１ｓ及び第１構造体１０Ａを含む。第１基体８１ｓは、例えば、絶縁性の基板で良い。第１基体８１ｓは、例えば、シリコン基板を含んで良い。第１基体８１ｓは、シリコン基板の表面に設けられた絶縁膜を含んで良い。
【００１０】
第１基体８１ｓは、第１面８１ａ及び第２面８１ｂを含む。第１面８１ａは、例えば、上面である。第２面８１ｂは、例えば、下面である。第１面８１ａは、Ｘ－Ｙ平面に沿う。Ｘ－Ｙ平面に沿う１つの方向をＸ軸方向とする。Ｙ軸方向は、Ｘ－Ｙ平面に沿い、Ｘ軸方向に対して垂直である。Ｘ－Ｙ平面に対して垂直な方向をＺ軸方向とする。
（【００１１】以降は省略されています）

関連特許