特許ウォッチ

公開番号2025001168
公報種別公開特許公報(A)
公開日2025-01-08
出願番号2023100613
出願日2023-06-20
発明の名称半導体装置、および半導体装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類H01L 25/07 20060101AFI20241225BHJP(基本的電気素子)
要約【課題】不良発生の低減を図る。
【解決手段】一実施形態の半導体装置は、基板と、第1半導体チップと、接着層と、第2半導体チップと、第1接合部と、第2接合部とを備える。前記接着層は、前記基板と前記第1半導体チップとを固定する。前記第2半導体チップは、前記基板の厚さ方向である第1方向で前記第1半導体チップと重なる第1領域と前記第1領域を外れた第2領域とを含む。前記第1接合部は、前記第1半導体チップと前記第2半導体チップの前記第1領域との間に配置され、前記第1半導体チップと前記第2半導体チップとを電気的に接続する。前記第2接合部は、前記基板と前記第2半導体チップの前記第2領域との間に配置され、前記基板と前記第2半導体チップとを電気的に接続する。前記第1接合部の融点は、前記第2接合部の融点と比べて低い。
【選択図】図4
特許請求の範囲【請求項１】
基板と、
第１半導体チップと、
前記基板と前記第１半導体チップとの間に設けられ、前記基板と前記第１半導体チップとを固定した接着層と、
前記第１半導体チップに対して前記基板とは反対側に配置され、前記基板の厚さ方向である第１方向で前記第１半導体チップと重なる第１領域と、前記第１領域を外れた第２領域とを含む第２半導体チップと、
前記第１半導体チップと前記第２半導体チップの前記第１領域との間に配置され、前記第１半導体チップと前記第２半導体チップとを電気的に接続する第１接合部と、
前記基板と前記第２半導体チップの前記第２領域との間に配置され、前記第１接合部よりも大きく、前記基板と前記第２半導体チップとを電気的に接続する第２接合部と、
を備え、
前記第１接合部の融点は、前記第２接合部の融点と比べて低い、
半導体装置。
続きを表示（約 1,900 文字）【請求項２】
前記第１接合部の融点は、前記第２接合部の融点と比べて５℃以上低い、
請求項１に記載の半導体装置。
【請求項３】
前記第１方向とは交差した第２方向における一方側を第１側、前記第２方向における前記第１側とは反対側を第２側とした場合、
前記第２半導体チップは、前記基板に対して傾いて配置され、前記第２半導体チップの前記第２側の端と前記基板との間の距離が、前記第２半導体チップの前記第１側の端と前記基板との間の距離よりも大きく、
前記第１半導体チップは、前記基板に対して傾いて配置され、前記第１半導体チップの前記第２側の端と前記基板との間の距離が、前記第１半導体チップの前記第１側の端と前記基板との間の距離よりも大きく、
前記接着層は、前記接着層の前記第２側の端の前記第１方向の厚さが、前記接着層の前記第１側の端の前記第１方向の厚さよりも大きい、
請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１半導体チップは、前記基板に対して、０．０１°以上、１．００°以下の角度で傾いて配置された、
請求項３に記載の半導体装置。
【請求項５】
前記接着層の前記第２側の端の前記第１方向の厚さは、前記接着層の前記第１側の端の前記第１方向の厚さと比べて、１．１倍以上、３．０倍以下の大きさである、
請求項３に記載の半導体装置。
【請求項６】
前記基板は、第１パッドと、前記基板の表面に設けられて前記第１パッドを露出させる開口を有した絶縁層とを有し、
前記第２半導体チップは、第２パッドを有し、
前記第２接合部は、前記第１パッドと、前記第２パッドとに接合され、
前記第１方向とは交差した方向を第２方向とした場合、
前記開口の前記第２方向の幅は、前記第２パッドの前記第２方向の幅と比べて、１０μｍ以上大きい、
請求項１または請求項２に記載の半導体装置。
【請求項７】
前記第１接合部を含むとともに、前記第１半導体チップと前記第２半導体チップの前記第１領域との間に配置された複数の第１接合部をさらに備え、
前記基板は、第１パッドと、前記基板の表面に設けられて前記第１パッドを露出させる開口を有した絶縁層とを有し、
前記第２半導体チップは、第２パッドと、複数の第３パッドとを有し、
前記第２接合部は、前記第１パッドと、前記第２パッドとに接合され、
前記複数の第１接合部は、前記複数の第３パッドに接合され、
前記第１方向とは交差した方向を第２方向とし、前記複数の第３パッドの前記第２方向の中心間距離を第１距離とした場合、
前記開口の前記第２方向の幅は、前記第２パッドの前記第２方向の幅と比べて、前記第１距離以上大きい、
請求項１または請求項２に記載の半導体装置。
【請求項８】
接着剤を用いて第１半導体チップを基板に固定し、
前記第１半導体チップに対して前記基板とは反対側に配置され、前記基板の厚さ方向である第１方向で前記第１半導体チップと重なる第１領域と前記第１領域を外れた第２領域とを含む第２半導体チップについて、前記第１半導体チップと前記第１領域との間に第１接合部を配置させ、前記基板と前記第２領域との間に、前記第１接合部よりも大きい第２接合部を配置させた状態で、前記第１接合部および前記第２接合部を介して前記第２半導体チップを前記第１半導体チップ上および前記基板上に載置し、
リフロー工程を行うことで、前記第１接合部によって前記第１半導体チップと前記第２半導体チップとを接続するとともに、前記第２接合部によって前記基板と前記第２半導体チップとを接続する、
ことを含み、
前記リフロー工程では、前記第２接合部の固化を完了させた後に、前記第１接合部の固化を完了させる、
半導体装置の製造方法。
【請求項９】
前記第２接合部の固化を完了させた後に前記第１接合部の固化を完了させることは、前記第１接合部の融点が前記第２接合部の融点と比べて低いことで行われる、
請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第２接合部の固化を完了させた後に前記第１接合部の固化を完了させることは、加熱装置を用いて前記第２接合部と前記第１接合部とに温度差を付けることで行われる、
請求項８または請求項９に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置、および半導体装置の製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
基板と、第１半導体チップと、基板および第１半導体チップと接続された第２半導体チップとを備えた半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許第６，７４０，９８０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一実施形態では、不良発生の低減を図る。
【課題を解決するための手段】
【０００５】
一実施形態の半導体装置は、基板と、第１半導体チップと、接着層と、第２半導体チップと、第１接合部と、第２接合部とを備える。前記接着層は、前記基板と前記第１半導体チップとの間に設けられ、前記基板と前記第１半導体チップとを固定する。前記第２半導体チップは、前記第１半導体チップに対して前記基板とは反対側に配置され、前記基板の厚さ方向である第１方向で前記第１半導体チップと重なる第１領域と前記第１領域を外れた第２領域とを含む。前記第１接合部は、前記第１半導体チップと前記第２半導体チップの前記第１領域との間に配置され、前記第１半導体チップと前記第２半導体チップとを電気的に接続する。前記第２接合部は、前記基板と前記第２半導体チップの前記第２領域との間に配置され、前記基板と前記第２半導体チップとを電気的に接続する。前記第１接合部の融点は、前記第２接合部の融点と比べて低い。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置を示す断面図。
第１実施形態の半導体装置の一部を拡大して示す断面図。
図２に示された半導体装置の一部を分解して示す断面図。
図２に示されたＦ４線で囲まれた領域を拡大して示す断面図。
第１実施形態の第１接合部および第２接合部の融点を説明するための図。
第１実施形態の半導体装置の製造方法の流れを示す図。
第１実施形態の半導体装置の製造方法を説明するための断面図。
第１実施形態の半導体装置の製造方法を説明するための断面図。
第１実施形態の半導体装置の製造方法を説明するための断面図。
第１実施形態の変形例の製造方法を説明するための断面図。
第２実施形態の半導体装置の一部を示す断面図。
第２実施形態の製造方法を説明するための図。
第３実施形態の半導体装置の一部を示す断面図。
第１から第３実施形態の変形例の半導体装置を示す断面図。
【発明を実施するための形態】
【０００７】
以下、実施形態の半導体装置および半導体装置の製造方法を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。
【０００８】
本出願では用語を以下のように定義する。「平行」、「直交」、または「同じ」とは、それぞれ「略平行」、「略直交」、または「略同じ」である場合を含み得る。「接続」とは、機械的な接続に限定されず、電気的な接続を含み得る。すなわち「接続」とは、接続対象である２つの要素が直接に接続される場合に限定されず、接続対象である２つの要素が別の要素を間に介在させて接続される場合を含み得る。本出願で「幅」とは、位置によって幅が異なる場合は「最大幅」を意味する。
【０００９】
＋Ｘ方向、－Ｘ方向、Ｙ方向、＋Ｚ方向、および－Ｚ方向は、以下のように定義される。＋Ｘ方向、－Ｘ方向、およびＹ方向は、後述するパッケージ基板１０の第１面１０ａに沿う方向である（図２参照）。＋Ｘ方向は、後述する第１半導体チップ４０の第１端４０ｅ１から第２端４０ｅ２に向かう方向である（図２参照）。－Ｘ方向は、＋Ｘ方向とは反対の方向である。＋Ｘ方向と－Ｘ方向とを区別しない場合、単に「Ｘ方向」と称する。Ｙ方向は、Ｘ方向とは交差した（例えば直交した）方向である。＋Ｚ方向および－Ｚ方向は、Ｘ方向およびＹ方向とは交差した（例えば直交した）方向である。＋Ｚ方向は、パッケージ基板１０の厚さ方向であり、パッケージ基板１０から第１半導体チップ４０に向かう方向である（図２参照）。－Ｚ方向は、＋Ｚ方向とは反対の方向である。＋Ｚ方向と－Ｚ方向とを区別しない場合、単に「Ｚ方向」と称する。Ｚ方向は、「第１方向」の一例である。Ｘ方向は、「第２方向」の一例である。－Ｘ方向側は、「第１側」の一例である。＋Ｘ方向側は、「第２側」の一例である。
【００１０】
（第１実施形態）
＜１．半導体装置の構成＞
まず、図１から図４を参照し、第１から第３の実施形態で共通の構成を説明する。
図１は、第１実施形態の半導体装置１Ａを示す断面図である。以下では、半導体装置１Ａが複数の半導体メモリ部品６１を含む半導体記憶装置である例について説明する。ただし、以下の説明は、実施形態の構成を限定するものではない。
（【００１１】以降は省略されています）

関連特許