特許ウォッチ

公開番号2024151535
公報種別公開特許公報(A)
公開日2024-10-25
出願番号2023064961
出願日2023-04-12
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G06F 12/00 20060101AFI20241018BHJP(計算;計数)
要約【課題】処理能力を向上するメモリシステムを提供する。
【解決手段】データ処理装置において、メモリシステムは、各々が第1メモリ領域PU0及び第2メモリ領域PU1を含む複数のメモリチップCPと、複数のメモリチップの各々に含まれる複数の第1メモリ領域を含む第1グループと、複数のメモリチップの各々に含まれる複数の第2メモリ領域を含む第2グループとを互いに独立して制御し、複数ページの書き込みデータと、複数ページの書き込みデータに対応する消失訂正符号を含む第1データとを含むデータグループを構成し、第1グループの複数の第1メモリ領域に、データグループの複数ページの書き込みデータ及び第1データを分散して、異なるタイミングで書き込むメモリコントローラと、を含む。
【選択図】図13
特許請求の範囲【請求項１】
各々が第１メモリ領域及び第２メモリ領域を含む複数のメモリチップと、
複数の前記第１メモリ領域を含む第１グループと、複数の前記第２メモリ領域を含む第２グループとを互いに独立して制御し、
複数ページの書き込みデータと、前記複数ページの書き込みデータに対応する消失訂正符号を含む第１データとを含むデータグループを構成し、
前記第１グループの前記複数の第１メモリ領域に、前記データグループの前記複数ページの書き込みデータ及び前記第１データを分散して、異なるタイミングで書き込む
ように構成されたメモリコントローラと
を備えるメモリシステム。
続きを表示（約 1,900 文字）【請求項２】
前記複数のメモリチップは第１メモリチップを含み、
前記メモリコントローラは、前記第１メモリチップの前記第１メモリ領域において書き込み動作または消去動作を実行している間に、前記第１メモリチップの前記第２メモリ領域において読み出し動作を実行可能に構成される、
請求項１に記載のメモリシステム。
【請求項３】
前記メモリコントローラは、前記第１グループの書き込み動作と、前記第２グループの書き込み動作とを並列に実行可能に構成される、
請求項１に記載のメモリシステム。
【請求項４】
前記メモリコントローラは、前記複数ページの書き込みデータ及び前記第１データの各々に対応する複数の書き込み動作を重複させずに実行するように構成される、
請求項１に記載のメモリシステム。
【請求項５】
前記複数のメモリチップは第１メモリチップを含み、
前記データグループに含まれる前記複数ページの書き込みデータは、第１書き込みデータを含み、
前記メモリコントローラは、前記第１メモリチップから前記第１書き込みデータを読み出す際に前記第１メモリチップが書き込み動作または消去動作を実行中である場合、他のメモリチップから前記データグループの他のデータを読み出して前記第１書き込みデータを復号する、
請求項１に記載のメモリシステム。
【請求項６】
前記メモリコントローラは、前記複数の第１メモリ領域の各々における消去動作を並列に実行するように構成される、
請求項１に記載のメモリシステム。
【請求項７】
前記メモリコントローラは、前記複数ページの書き込みデータ及び前記第１データの各々に対応する複数の書き込み動作において、前記複数の書き込み動作のいずれか１つと、前記複数の書き込み動作の他の１つとを、一部の期間が互いに重複するように実行するように構成される、
請求項１に記載のメモリシステム。
【請求項８】
前記複数のメモリチップは第１メモリチップを含み、
前記データグループに含まれる前記複数ページの書き込みデータは、第１書き込みデータを含み、
前記メモリコントローラは、前記第１メモリチップから前記第１書き込みデータを読み出す際に前記第１メモリチップが書き込み動作または消去動作を実行中である場合、前記書き込み動作または前記消去動作が完了するまでの時間の長さを確認し、前記時間の長さが予め設定された閾値より長い場合、他のメモリチップから前記データグループの他のデータを読み出して前記第１書き込みデータを復号し、前記時間の長さが前記閾値以下である場合、前記第１メモリチップから前記第１書き込みデータを読み出すように構成される、
請求項１に記載のメモリシステム。
【請求項９】
前記複数のメモリチップは第１メモリチップを含み、
前記データグループに含まれる前記複数ページの書き込みデータは、第１書き込みデータを含み、
前記メモリコントローラは、前記第１メモリチップから前記第１書き込みデータを読み出す第１読み出し動作を実行する際に待機期間が生じる場合、前記第１読み出し動作が完了するまでの第１時間の長さと、他のメモリチップに含まれる前記データグループの他のデータを読み出す第２読み出し動作が完了するまでの第２時間の長さとを確認し、前記第１時間の前記長さと前記第２時間の前記長さとの差が予め設定された閾値よりも大きい場合、前記第２読み出し動作を実行し、前記差が前記閾値以下である場合、前記第１読み出し動作を実行するように構成される、
請求項１に記載のメモリシステム。
【請求項１０】
前記複数のメモリチップは第１メモリチップを含み、
前記データグループに含まれる前記複数ページの書き込みデータは、第１書き込みデータを含み、
前記メモリコントローラは、前記第１メモリチップから前記第１書き込みデータを読み出す第１読み出し動作を実行する際に待機期間が生じる場合、前記第１読み出し動作が完了するまでの第１時間の長さと、他のメモリチップに含まれる前記データグループの他のデータを読み出す第２読み出し動作が完了するまでの第２時間の長さとを確認し、前記第１時間の前記長さと前記第２時間の前記長さとの差が予め設定された閾値よりも大きい場合、前記第２読み出し動作を実行し、前記差が前記閾値以下である場合、前記第１読み出し動作を実行するように構成される、
請求項１に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、概して、メモリシステムに関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリを搭載したＳＳＤ（Solid State Drive）のようなメモリシステムが知られている。
【先行技術文献】
【特許文献】
【０００３】
特許第６７５３７４６号公報
特開２０２３－４２９９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一実施形態では、処理能力を向上できるメモリシステムを提供する。
【課題を解決するための手段】
【０００５】
実施形態に係るメモリシステムは、各々が第１メモリ領域及び第２メモリ領域を含む複数のメモリチップと、複数のメモリチップの各々に含まれる複数の第１メモリ領域を含む第１グループと、複数のメモリチップの各々に含まれる複数の第２メモリ領域を含む第２グループとを互いに独立して制御し、複数ページの書き込みデータと、複数ページの書き込みデータに対応する消失訂正符号を含む第１データとを含むデータグループを構成し、第１グループの複数の第１メモリ領域に、データグループの複数ページの書き込みデータ及び第１データを分散して、異なるタイミングで書き込むように構成されたメモリコントローラとを含む。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステムを備えるデータ処理装置の全体構成を示すブロック図。
第１実施形態に係るメモリシステムの備えるメモリチップの基本的な構成を示すブロック図。
第１実施形態に係るメモリシステムの備えるメモリセルアレイの回路図。
第１実施形態に係るメモリシステムの備えるメモリチップのメモリ領域の構成を示す図。
第１実施形態に係るメモリシステムの備えるメモリチップにおける動作の具体例を示す図。
第１実施形態に係るメモリシステムの備えるメモリユニットのメモリ領域の構成を示す図。
第１実施形態に係るメモリシステムの備えるメモリユニットにおける動作の具体例を示す図。
第１実施形態に係るメモリシステムの備える書き込み制御部の構成を示すブロック図。
第１実施形態に係るメモリシステムの備える読み出し制御部の構成を示すブロック図。
第１実施形態に係るメモリシステムの備える書き込みバッファの構成を示すブロック図。
第１実施形態に係るメモリシステムにおける書き込み動作のフローチャート。
第１実施形態に係るメモリシステムにおける書き込み動作のフローチャート。
第１実施形態に係るメモリシステムにおける書き込み動作の具体例を示す図。
第１実施形態に係るメモリシステムにおける読み出し動作のフローチャート。
第１実施形態に係るメモリシステムにおける読み出し動作の具体例を示す図。
第１実施形態の第１変形例に係るメモリシステムにおける読み出し動作の具体例を示す図。
第１実施形態の第２変形例に係るメモリシステムにおける読み出し動作の具体例を示す図。
第１実施形態の第３変形例に係るメモリシステムにおける書き込み動作のフローチャート。
第１実施形態の第３変形例に係るメモリシステムにおける書き込み動作のフローチャート。
第１実施形態の第３変形例に係るメモリシステムにおける書き込み動作及び読み出し動作の具体例を示す図。
第２実施形態の第１例に係るメモリシステムにおける読み出し動作のフローチャート。
第２実施形態の第１例に係るメモリシステムにおける読み出し動作の具体例を示す図。
第２実施形態の第２例に係るメモリシステムにおける読み出し動作のフローチャート。
第２実施形態の第３例に係るメモリシステムにおける読み出し動作のフローチャート。
第２実施形態の第４例に係るメモリシステムにおける読み出し動作のフローチャート。
第２実施形態の第５例に係るメモリシステムにおける読み出し制御部の構成を示すブロック図。
第２実施形態の第５例に係るメモリシステムにおける読み出し動作のフローチャート。
第２実施形態の第６例に係るメモリシステムにおける読み出し動作のフローチャート。
第２実施形態の第６例に係るメモリシステムにおける読み出し動作のフローチャート。
第３実施形態に係るメモリシステムにおけるガベージコレクションの読み出し動作のフローチャート。
【発明を実施するための形態】
【０００７】
以下に、実施形態について図面を参照して説明する。図面は模式的なものである。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。参照符号を構成する文字の後の数字は、同様の構成を有する要素同士を区別するために用いられる。
【０００８】
以下に、実施形態に係るメモリシステムについて説明する。
【０００９】
１．第１実施形態
１．１構成
１．１．１データ処理装置の構成
まず、図１を参照して、メモリシステムを有するデータ処理装置１の構成の一例を説明する。図１は、データ処理装置１の全体構成の一例を示すブロック図である。
【００１０】
図１に示すように、データ処理装置１は、ホストデバイス２及びメモリシステム３を含む。なお、ホストデバイス２には、複数のメモリシステム３が接続されていてもよい。
（【００１１】以降は省略されています）

関連特許