特許ウォッチ

公開番号2024160853
公報種別公開特許公報(A)
公開日2024-11-15
出願番号2023076315
出願日2023-05-02
発明の名称光電変換装置
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類H04N 25/77 20230101AFI20241108BHJP(電気通信技術)
要約【課題】
画素からの信号をアナログデジタル変換して出力するときに、アナログデジタル変換の変換精度の低下を抑制できる光電変換装置を提供すること。
【解決手段】
光電変換装置は、光電変換素子を有する画素が行列状に配置された画素部と、前記画素部の2つの画素のそれぞれから出力される2つの異なる信号を第一信号及び第二信号としてそれぞれサンプルホールドするサンプルホールド回路と、前記2つの画素からの前記第一信号をアナログデジタル変換した後に前記2つの画素からの前記第二信号をアナログデジタル変換するアナログデジタル変換回路とを備える。前記2つの画素からの前記第一信号をアナログデジタル変換するために設定された各期間の間隔よりも、前記2つの画素からの前記第一信号をアナログデジタル変換するために設定された期間と前記2つの画素からの前記第二信号をアナログデジタル変換するために設定された期間との間隔が長く設定される。
【選択図】図1
特許請求の範囲【請求項１】
光電変換素子を有する画素が行列状に配置された画素部と、
前記画素部の２つの画素のそれぞれから出力される２つの異なる信号を第一信号及び第二信号としてそれぞれサンプルホールドするサンプルホールド回路と、
前記２つの画素からの前記第一信号をアナログデジタル変換した後に前記２つの画素からの前記第二信号をアナログデジタル変換するアナログデジタル変換回路と、を備えた光電変換装置であって、
前記２つの画素からの前記第一信号をアナログデジタル変換するために設定された各期間の間隔よりも、前記２つの画素からの前記第一信号をアナログデジタル変換するために設定された期間と前記２つの画素からの前記第二信号をアナログデジタル変換するために設定された期間との間隔が長く設定されていることを特徴とする光電変換装置。
続きを表示（約 1,000 文字）【請求項２】
光電変換素子を有する画素が行列状に配置された画素部と、
前記画素部の２つの画素のそれぞれから出力される２つの信号を第一信号及び前記第一信号より露光時間の長い第二信号としてそれぞれサンプルホールドするサンプルホールド回路と、
前記２つの画素からの前記第一信号をアナログデジタル変換した後に前記２つの画素からの前記第二信号をアナログデジタル変換するアナログデジタル変換回路と、を備えた光電変換装置であって、
前記２つの画素からの前記第一信号をアナログデジタル変換するために設定された各期間の間隔よりも、前記２つの画素からの前記第一信号をアナログデジタル変換するために設定された期間と前記２つの画素からの前記第二信号をアナログデジタル変換するために設定された期間との間隔が長く設定されていることを特徴とする光電変換装置。
【請求項３】
前記２つの画素は前記画素部に並んで配置されていることを特徴とする
請求項１又は２に記載の光電変換装置。
【請求項４】
前記第一信号がアナログデジタル変換され、その後に前記第二信号がアナログデジタル変換されることを特徴とする請求項１又は２に記載の光電変換装置。
【請求項５】
前記画素は第一光電変換素子と第二光電変換素子とを備え、前記第一信号は前記第一光電変換素子からの信号であり、前記第二信号は前記第一光電変換素子及び前記第二光電変換素子からの信号であることを特徴とする請求項１又は２に記載の光電変換装置。
【請求項６】
前記第一信号は焦点検出用の信号であり、前記第二信号は画像信号であることを特徴とする請求項５に記載の光電変換装置。
【請求項７】
前記第一信号はリセットレベルの信号であることを特徴とする請求項１又は２に記載の光電変換装置。
【請求項８】
前記サンプルホールド回路はリセットレベルの信号をサンプルホールドするサンプルホールド回路を備えることを特徴とする請求項１又は２に記載の光電変換装置。
【請求項９】
前記リセットレベルの信号と前記第一信号および前記第二信号とのそれぞれの差分を前記アナログデジタル変換回路へ出力することを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記サンプルホールド回路の出力は抵抗を介して前記アナログデジタル変換回路へ入力されることを特徴とする請求項１又は２に記載の光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
デルタシグマ（ΔΣ）型のアナログデジタル変換回路を有する固体撮像素子がある。特許文献１には画素からの信号を記憶する２つの容量素子を設け、２つの容量素子に記憶された電圧の加重平均を出力とすることにより、広い入力電圧レンジに対応可能な固体撮像素子が開示されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開２０１９／０６９６１４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１つの画素から信号を２回に分けて読み出し、アナログデジタル変換して出力することがある。この場合に１回目と２回目の信号の電圧範囲が異なるとき、アナログデジタル変換をしたときにデジタル信号の変換精度の低下が問題となることがあった。本発明の目的は、画素からの信号をアナログデジタル変換して出力するときに、アナログデジタル変換の変換精度の低下を抑制できる光電変換装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る光電変換装置は、光電変換素子を有する画素が行列状に配置された画素部と、前記画素部の２つの画素のそれぞれから出力される２つの異なる信号を第一信号及び第二信号としてそれぞれサンプルホールドするサンプルホールド回路と、前記２つの画素からの前記第一信号をアナログデジタル変換した後に前記２つの画素からの前記第二信号をアナログデジタル変換するアナログデジタル変換回路と、を備えた光電変換装置であって、前記２つの画素からの前記第一信号をアナログデジタル変換するために設定された各期間の間隔よりも、前記２つの画素からの前記第一信号をアナログデジタル変換するために設定された期間と前記２つの画素からの前記第二信号をアナログデジタル変換するために設定された期間との間隔が長く設定されていることを特徴とする。
【発明の効果】
【０００６】
画素からの信号をアナログデジタル変換して出力するときに、アナログデジタル変換の変換精度の低下を抑制できる光電変換装置を提供すること。
【図面の簡単な説明】
【０００７】
実施形態１に係る光電変換装置の模式図。
実施形態１に係る画素の構成例。
実施形態１に係る光電変換装置の模式図。
実施形態１に係る光電変換装置のタイミング図。
画素の構成例。
実施形態２に係る画素の構成例。
実施形態２に係る光電変換装置のタイミング図。
実施形態に係る光電変換装置の適用例。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【０００９】
（実施形態１）
実施形態１に関わる光電変換装置について図１～５により説明する。図１に画素基板１、回路基板２、画素部５、画素１０、垂直信号線３０，３１、電流源４０，４１、サンプルホールド回路５０、５１、変換部６０、マルチプレクサ７０、データ処理部９０、出力回路１００を示す。
【００１０】
画素部５には、光電変換素子をそれぞれ含む複数の画素１０が行列状に配置されている。ここで、行方向は、垂直信号線３０、３１が延びる方向と交差する方向である。図１において左右の方向を指す。列方向は、垂直信号線３０が延びる方向であり、図１において上下の方向を指す。画素１０は光電変換素子を有し、入射した光に応じた信号電荷を生成する。
（【００１１】以降は省略されています）

関連特許