特許ウォッチ

公開番号2024142124
公報種別公開特許公報(A)
公開日2024-10-10
出願番号2023054144
出願日2023-03-29
発明の名称高周波半導体スイッチ回路
出願人日清紡マイクロデバイス株式会社
代理人個人
主分類H03K 17/693 20060101AFI20241003BHJP(基本電子回路)
要約【課題】低い制御信号電圧であっても、低損失、高アイソレーション特性を維持可能とする高周波半導体スイッチ回路を提供する。
【解決手段】高周波半導体スイッチ回路には、第1の制御信号VCTL1及び第2の制御信号VCTL2を基に、第1のRFFET1及び第2のRFFET2のドレイン、ソースに対するバイアス電圧を生成し出力するバイアス電圧生成回路50が設けられ、第1の制御信号及び第2の制御信号の組み合わせに応じて、第1のRFFET及び第2のRFFET、第1のSHFET11及び第2のSHFET12の動作制御がなされて、高周波入出力共通端子40と第1の高周波入出力個別端子41及び第2の高周波入出力個別端子42間の導通、非導通を制御する。
【選択図】図1
特許請求の範囲【請求項１】
高周波入出力共通端子と第１の高周波入出力個別端子との間に高周波スイッチ用第１の電界効果トランジスタが、前記高周波入出力共通端子と第２の高周波入出力個別端子との間に高周波スイッチ用第２の電界効果トランジスタが、それぞれ直列接続されて設けられる一方、
前記第１の高周波入出力個別端子とグランドとの間にシャント用第１の電界効果トランジスタが、前記第２の高周波入出力個別端子とグランドとの間にシャント用第２の電界効果トランジスタが、それぞれ直列接続されて設けられ、外部から入力される第１及び第２の制御信号により、前記高周波入出力共通端子と第１及び第２の高周波入出力個別端子との間の導通、非導通を制御可能に構成されてなる高周波半導体スイッチ回路において、
前記第１及び第２の制御信号を基に、前記高周波スイッチ用第１及び第２の電界効果トランジスタのドレイン、ソースに対するバイアス電圧を生成、出力するバイアス電圧生成回路と、
前記第１の制御信号が入力されると共に、前記第２の制御信号が電源電圧として入力されて、前記第１の制御信号の反転信号を出力する第１のインバータと、
前記第２の制御信号が入力されると共に、前記第１の制御信号が電源電圧として入力されて、前記第２の制御信号の反転信号を出力する第２のインバータとが設けられ、
前記高周波スイッチ用第１の電界効果トランジスタのゲートには、前記第１のインバータの出力が、前記高周波スイッチ用第２の電界効果トランジスタのゲートには、前記第２のインバータの出力が、それぞれ印加され、
前記シャント用第１の電界効果トランジスタのゲートには、前記第１の制御信号が、前記シャント用第２の電界効果トランジスタのゲートには、前記第２の制御信号が、それぞれ印加され、
前記第１及び第２の制御信号の組み合わせに応じて、前記高周波入出力共通端子と第１及び第２の高周波入出力個別端子との間の導通、非導通が制御可能に構成されてなることを特徴とする高周波半導体スイッチ回路。
続きを表示（約 1,500 文字）【請求項２】
前記高周波スイッチ用第１及び第２の電界効果トランジスタには、ノーマリオン形の電界効果トランジスタが、前記シャント用第１及び第２の電界効果トランジスタには、ノーマリオフ形の電界効果トランジスタが、それぞれ用いられてなることを特徴とする請求項１記載の高周波半導体スイッチ回路。
【請求項３】
高周波入出力共通端子と第１の高周波入出力個別端子との間に高周波スイッチ用第１の電界効果トランジスタが、前記高周波入出力共通端子と第２の高周波入出力個別端子との間に高周波スイッチ用第２の電界効果トランジスタが、それぞれ直列接続されて設けられる一方、
前記第１の高周波入出力個別端子とグランドとの間にシャント用第１の電界効果トランジスタが、前記第２の高周波入出力個別端子とグランドとの間にシャント用第２の電界効果トランジスタが、それぞれ直列接続されて設けられ、外部から入力される第１及び第２の制御信号により、前記高周波入出力共通端子と第１及び第２の高周波入出力個別端子との間の導通、非導通を制御可能に構成されてなる高周波半導体スイッチ回路において、
前記第１及び第２の制御信号を基に、前記高周波スイッチ用第１及び第２の電界効果トランジスタのドレイン、ソースに対するバイアス電圧を生成、出力するバイアス電圧生成回路と、
前記第１の制御信号が入力されると共に、前記第２の制御信号が電源電圧として入力されて、前記第１の制御信号の反転信号を出力する第１のインバータと、
前記第２の制御信号が入力されると共に、前記第１の制御信号が電源電圧として入力されて、前記第２の制御信号の反転信号を出力する第２のインバータとが設けられ、
前記高周波スイッチ用第１の電界効果トランジスタのゲートには、前記第１の制御信号が、前記高周波スイッチ用第２の電界効果トランジスタのゲートには、前記第２の制御信号が、それぞれ印加され、
前記シャント用第１の電界効果トランジスタのゲートには、前記第１のインバータの出力が、前記シャント用第２の電界効果トランジスタのゲートには、前記第２のインバータの出力が、それぞれ印加され、
前記第１及び第２の制御信号の組み合わせに応じて、前記高周波入出力共通端子と第１及び第２の高周波入出力個別端子との間の導通、非導通が制御可能に構成されてなることを特徴とする高周波半導体スイッチ回路。
【請求項４】
前記高周波スイッチ用第１及び第２の電界効果トランジスタには、ノーマリオフ形の電界効果トランジスタが、前記シャント用第１及び第２の電界効果トランジスタには、ノーマリオン形の電界効果トランジスタが、それぞれ用いられてなることを特徴とする請求項３記載の高周波半導体スイッチ回路。
【請求項５】
シャント用第３及び第４の電界効果トランジスタが直列接続されて設けられ、
前記シャント用第３の電界効果トランジスタのドレインは、前記高周波スイッチ用第１及び第２の電界効果トランジスタと前記高周波入出力共通端子との相互の接続点に接続され、前記シャント用第３の電界効果トランジスタのソースと前記シャント用第４の電界効果トランジスタのドレインは相互に接続され、前記シャント用第４の電界効果トランジスタのソースは、グランドに接続される一方、
前記シャント用第３の電界効果トランジスタのゲートには、前記第１の制御信号が、前記シャント用第４の電界効果トランジスタのゲートには、前記第２の制御信号が、それぞれ印加されてなることを特徴とする請求項１記載の高周波半導体スイッチ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、無線通信機器に用いられる高周波半導体スイッチ回路に係り、特に、低消費電力、低制御電圧における低損失、高アイソレーション特性の実現を図ったものに関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
この種の高周波半導体スイッチ回路としては、例えば、図１５に示されたような構成を有するものが知られている（例えば、特許文献１等参照）。
以下、図１５を参照しつつ、かかる従来回路について説明する。
この従来回路は、電界効果トランジスタ（以下、説明の便宜上、「ＦＥＴ」と称する）を用いて、高周波入出力共通端子ＴＣと第１及び第２の高周波入出力個別端子間Ｔ１，Ｔ２における選択的な開閉成を可能に構成されたスイッチ回路である。
【０００３】
すなわち、高周波入出力共通端子ＴＣと第１の高周波入出力個別端子Ｔ１の間には、第１の高周波スイッチ用ＦＥＴ（図１５においては「ＳＷ１Ａ」と表記）６１が、高周波入出力共通端子ＴＣと第２の高周波入出力個別端子Ｔ２の間には、第２の高周波スイッチ用ＦＥＴ（図１５においては「ＳＷ２Ａ」と表記）６２が、それぞれ直列接続されて設けられている。
また、第１の高周波入出力個別端子Ｔ１とグランドとの間には、第１のシャント用ＦＥＴ（図１５においては「ＳＷ１Ｂ」と表記）６３が、第２の高周波入出力個別端子Ｔ２とグランドとの間には、第２のシャント用ＦＥＴ（図１５においては「ＳＷ２Ｂ」と表記）６４が、それぞれ設けられている。
【０００４】
かかる従来回路においては、第１及び第２の高周波スイッチ用ＦＥＴ６１，６２、並びに、第１及び第２のシャント用ＦＥＴ６３，６４の動作制御のために外部から入力される２つの制御信号ＶＣＴＬ１，ＶＣＴＬ２を基に、回路駆動に必要な電源電圧などの補助電圧を生成する補助電圧生成回路ＳＶ－ＧＥＮが設けられている。
すなわち、補助電圧生成回路ＳＶ－ＧＥＮは、制御信号ＶＣＴＬ１，ＶＣＴＬ２を基に、２つのインバータＩＮＶ１，ＩＮＶ２に対する補助電源電圧ＶＲＥＧを生成、出力すると共に、第１及び第２の高周波スイッチ用ＦＥＴ６１，６２と高周波入出力共通端子ＴＣとの接続点に供給される補助バイアス電圧ＶＢＩＡＳを生成、出力可能に構成されている。
【０００５】
かかる構成において、スイッチ切り替え動作は、良く知られているように制御信号ＶＣＴＬ１，ＶＣＴＬ２のそれぞれの論理の組み合わせによって行われるようになっている。
例えば、高周波入出力共通端子ＴＣと第１の高周波入出力個別端子Ｔ１を導通状態とする場合、第１の高周波スイッチ用ＦＥＴ６１をオン状態、第２の高周波スイッチ用ＦＥＴ６２をオフ状態とすると共に、第１のシャント用ＦＥＴ６３をオフ状態、第２のシャント用ＦＥＴ６４をオン状態とするように、第１の制御信号ＶＣＴＬ１を論理値Ｌｏｗに相当する電圧（例えば、０Ｖ）に設定する一方、第２の制御信号ＶＣＴＬ２を論理値Ｈｉｇｈに相当する電圧（例えば、３．３Ｖ）に設定する。
【０００６】
その結果、第１の高周波スイッチ用ＦＥＴ６１を介して高周波入出力共通端子ＴＣと第１の高周波入出力個別端子Ｔ１が導通状態となる一方、第２の高周波スイッチ用ＦＥＴ６２がオフ状態となる。また、同時に、第２のシャント用ＦＥＴ６４がオン状態となり第２の高周波入出力個別端子Ｔ２が接地されて、第２の高周波スイッチ用ＦＥＴ６２から漏れた高周波信号が反射されるため、第２の高周波入出力個別端子Ｔ２における信号が抑圧され、高アイソレーションが確保される。
【０００７】
図１８には、制御信号ＶＣＴＬ１，ＶＣＴＬ２の論理の組み合わせに対する、高周波入出力共通端子の接続先と、各ＦＥＴの動作状態を纏めた説明図が示されており、上述の動作は、図１８に示された表の（２）の場合に相当する。
なお、他の制御信号ＶＣＴＬ１，ＶＣＴＬ２の論理の組み合わせに対する動作については、上述した動作に準じて説明できるもので、良く知られている動作であるので、ここでの詳細な説明を省略する。
【０００８】
ところで、上述のような従来回路における回路動作に必要とされる補助電圧生成回路において、先の補助電源電圧ＶＲＥＧや補助バイアス電圧ＶＢＩＡＳは、制御信号ＶＣＴＬ１，ＶＣＴＬ２のいずれかの論理値Ｈｉｇｈに相当する電圧を基に生成する必要があるが、回路を実現するためには、例えば、ダイオードやソースフォロアを用いた回路構成が採られることが多い。
図１６には、補助電源電圧ＶＲＥＧを生成する生成回路の回路構成例が、図１７には、補助バイアス電圧ＶＢＩＡＳを生成する生成回路の回路構成例が、それぞれ示されており、以下、これらの図を参照しつつ、それぞれの回路について説明する。
【０００９】
最初に、図１６に例示された補助電源電圧ＶＲＥＧの生成回路は、各々の制御信号ＶＣＴＬ１，ＶＣＴＬ２と補助電源電圧ＶＲＥＧの出力側との間に、それぞれ一つのダイオードが設けられると共に、補助電源電圧ＶＲＥＧの出力側とグランドとの間に、２つのダイオードが直列接続されて設けられた構成となっている。
かかる構成においては、制御信号ＶＣＴＬ１，ＶＣＴＬ２のいずれか、又は、双方が論理値Ｈｉｇｈに相当する電圧（例えば３．３Ｖ）となった場合、この電圧から、ダイオードのオン電圧（例えばＶｆ＝０．８Ｖ）分だけ電圧降下した電圧（例えば２．５Ｖ）が補助電源電圧ＶＲＥＧとして得られるものとなっている。
【００１０】
次に、図１７に例示された補助バイアス電圧ＶＢＩＡＳの生成回路は、各々の制御信号ＶＣＴＬ１，ＶＣＴＬ２とグランドとの間に、それぞれ３つのダイオードが直列接続されて設けられると共に、制御信号ＶＣＴＬ１，ＶＣＴＬ２が印加されるダイオードに対して、ソースフォロアのＦＥＴが、それぞれ設けられた構成となっている。
（【００１１】以降は省略されています）

関連特許