特許ウォッチ

公開番号2024134060
公報種別公開特許公報(A)
公開日2024-10-03
出願番号2023044154
出願日2023-03-20
発明の名称半導体装置および半導体装置の製造方法
出願人ローム株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20240926BHJP(基本的電気素子)
要約【課題】半導体装置の耐圧の向上を図ること。
【解決手段】半導体装置10は、ゲートトレンチ14と、ゲートトレンチ14内に形成されたフィールドプレート電極52およびゲート電極50と、フィールドプレート電極52およびゲート電極50を相互に分離する絶縁層16とを備える。半導体層12は、n型のドリフト領域42と、ドリフト領域42上に形成されたp型のボディ領域44と、を含む。絶縁層16は、フィールドプレート電極52を覆う第1絶縁層56と、第1絶縁層56上においてドリフト領域42と隣り合う位置に形成され、第1絶縁層56よりも比誘電率が高い第2絶縁層72とを含む。第2絶縁層72は、Z方向において、フィールドプレート電極52の底面52Bとゲート電極50の底面50Aとの間に設けられている。
【選択図】図3
特許請求の範囲【請求項１】
第１面と、前記第１面とは反対側の第２面を有する半導体層と、
前記半導体層の前記第２面に形成され、側壁および底壁を有するとともに、前記半導体層の厚さ方向から視て第１方向に沿って延びたトレンチと、
前記トレンチ内に形成されたフィールドプレート電極と、
前記トレンチ内において前記フィールドプレート電極と少なくとも一部が対向している底面を含むゲート電極と、
前記フィールドプレート電極および前記ゲート電極を相互に分離するとともに前記トレンチの前記側壁および前記底壁を覆う絶縁層と、
を備え、
前記半導体層は、
第１導電型のドリフト領域と、
前記ドリフト領域上に形成された第２導電型のボディ領域と、
前記ボディ領域上に形成され、前記フィールドプレート電極と同電位となる第１導電型のソース領域と、
を含み、
前記絶縁層は、
前記トレンチの前記側壁および前記底壁を覆うとともに前記フィールドプレート電極を覆う第１絶縁層と、
前記第１絶縁層上において前記ドリフト領域と隣り合う位置に形成され、前記第１絶縁層よりも比誘電率が高い第２絶縁層と、
を含み、
前記フィールドプレート電極は、前記トレンチの前記底壁と対向している底面を含み、
前記第２絶縁層は、前記トレンチの深さ方向において、前記フィールドプレート電極の底面と前記ゲート電極の底面との間に設けられている
半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第２絶縁層は、前記深さ方向における前記ゲート電極と前記フィールドプレート電極との間に設けられた対向部を含む
請求項１に記載の半導体装置。
【請求項３】
前記フィールドプレート電極は、前記深さ方向において前記ゲート電極と対向する対向面を含み、
前記第１絶縁層は、前記対向面を覆う対向絶縁部を含み、
前記第２絶縁層の前記対向部は、前記対向絶縁部上に形成されている
請求項２に記載の半導体装置。
【請求項４】
前記第２絶縁層は、前記フィールドプレート電極の側面に対向配置された側面対向部を含む
請求項２に記載の半導体装置。
【請求項５】
前記半導体層の厚さ方向から視て前記第１方向と直交する方向を第２方向として、
前記側面対向部は、
前記対向部から前記トレンチの前記底壁に向けて延びた第１側面対向部と、
前記第１側面対向部から前記トレンチの前記側壁寄りに離隔した状態で前記第２方向において前記第１側面対向部と対向配置された第２側面対向部と、
前記第１側面対向部のうち前記トレンチの前記底壁寄りの端部と前記第２側面対向部とを接続する接続部と、
を含む
請求項４に記載の半導体装置。
【請求項６】
前記接続部は、前記深さ方向において前記フィールドプレート電極の中央よりも前記ゲート電極寄りに設けられている
請求項５に記載の半導体装置。
【請求項７】
前記第２絶縁層は、前記側面対向部から連続して形成されており、前記対向部から前記ゲート電極に向けて突出する突出部を含む
請求項４に記載の半導体装置。
【請求項８】
前記ゲート電極は、前記深さ方向において前記突出部と対向しており、
前記ゲート電極のうち前記突出部と前記深さ方向に対向する部分は、前記ゲート電極の底面から前記突出部に向けて突出するゲート側突出部を含む
請求項７に記載の半導体装置。
【請求項９】
前記深さ方向における前記突出部と前記ゲート側突出部との間には、酸化膜が介在している
請求項８に記載の半導体装置。
【請求項１０】
前記絶縁層は、前記深さ方向において前記第２絶縁層と前記ゲート電極との間に形成された第３絶縁層を含み、
前記第３絶縁層は、前記第２絶縁層よりも比誘電率が低い
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
特許文献１には、スプリットゲート構造を有する金属－絶縁体－半導体電界効果トランジスタ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳＦＥＴ）が開示されている。このスプリットゲート構造は、半導体層に形成されたゲートトレンチと、ゲートトレンチの底部に埋め込まれたフィールドプレート電極としての埋め込み電極と、ゲートトレンチの上部に埋め込まれたゲート電極と、を含む。ゲート電極およびフィールドプレート電極は、ゲートトレンチ内において絶縁層によって互いに離隔されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１２９３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体層は、ドリフト領域と、ドリフト領域上に形成されたボディ領域と、ボディ領域上に形成されたソース領域と、を含む。ゲートトレンチは、ドリフト領域に達するようにソース領域およびボディ領域の双方を貫通している。
【０００５】
ところで、ドレイン・ソース間に電圧が印加されると、ボディ領域直下のドリフト領域に電界集中が発生するため、半導体装置の耐圧の向上が困難である。
【課題を解決するための手段】
【０００６】
上記課題を解決する半導体装置は、第１面と、前記第１面とは反対側の第２面を有する半導体層と、前記半導体層の前記第２面に形成され、側壁および底壁を有するとともに、前記半導体層の厚さ方向から視て第１方向に沿って延びたトレンチと、前記トレンチ内に形成されたフィールドプレート電極と、前記トレンチ内において前記フィールドプレート電極と少なくとも一部が対向している底面を含むゲート電極と、前記フィールドプレート電極および前記ゲート電極を相互に分離するとともに前記トレンチの前記側壁および前記底壁を覆う絶縁層と、を備え、前記半導体層は、第１導電型のドリフト領域と、前記ドリフト領域上に形成された第２導電型のボディ領域と、前記ボディ領域上に形成され、前記フィールドプレート電極と同電位となる第１導電型のソース領域と、を含み、前記絶縁層は、前記トレンチの前記側壁および前記底壁を覆うとともに前記フィールドプレート電極を覆う第１絶縁層と、前記第１絶縁層上において前記ドリフト領域と隣り合う位置に形成され、前記第１絶縁層よりも比誘電率が高い第２絶縁層と、を含み、前記フィールドプレート電極は、前記トレンチの前記底壁と対向している底面を含み、前記第２絶縁層は、前記トレンチの深さ方向において、前記フィールドプレート電極の底面と前記ゲート電極の底面との間に設けられている。
【０００７】
上記課題を解決する半導体装置の製造方法は、第１面と、前記第１面とは反対側の第２面を有する半導体層を形成すること、前記半導体層の前記第２面に、側壁および底壁を有するとともに、前記半導体層の厚さ方向から視て第１方向に沿って延びたトレンチを形成すること、前記トレンチ内にフィールドプレート電極を形成すること、前記フィールドプレート電極と少なくとも一部が対向している底面を含むゲート電極を前記トレンチ内に形成すること、前記フィールドプレート電極および前記ゲート電極を相互に分離するとともに、前記トレンチの前記側壁および前記底壁を覆う絶縁層を形成すること、を含み、前記半導体層を形成することは、第１導電型のドリフト領域を形成すること、前記ドリフト領域上に第２導電型のボディ領域を形成すること、前記ボディ領域上に前記フィールドプレート電極と同電位となる第１導電型のソース領域を形成すること、を含み、前記絶縁層を形成することは、前記トレンチの前記側壁および前記底壁を覆うとともに前記フィールドプレート電極を覆う第１絶縁層を形成すること、前記第１絶縁層よりも比誘電率が高い第２絶縁層を、前記第１絶縁層上において前記ドリフト領域と隣り合う位置に形成すること、を含み、前記フィールドプレート電極は、前記トレンチの前記底壁と対向している底面を含み、前記第２絶縁層を形成することは、前記トレンチの深さ方向において、前記フィールドプレート電極の底面と前記ゲート電極の底面との間に前記第２絶縁層を形成することを含む。
【発明の効果】
【０００８】
上記半導体装置および半導体装置の製造方法によれば、半導体装置の耐圧の向上を図ることができる。
【図面の簡単な説明】
【０００９】
図１は、一実施形態の半導体装置の平面図である。
図２は、図１のＦ２－Ｆ２線で半導体装置を切断した概略断面図である。
図３は、図２の半導体装置のうち１つのゲートトレンチおよびその周辺を拡大した概略断面図である。
図４は、図３の半導体装置のうち第２絶縁層およびその周辺を拡大した概略断面図である。
図５は、図１のＦ５－Ｆ５線で半導体装置を切断した概略断面図である。
図６は、一実施形態の半導体装置の製造工程を示す概略断面図である。
図７は、図６に続く製造工程を示す概略断面図である。
図８は、図７に続く製造工程を示す概略断面図である。
図９は、図８に続く製造工程を示す概略断面図である。
図１０は、図９に続く製造工程を示す概略断面図である。
図１１は、図１０に続く製造工程を示す概略断面図である。
図１２は、図１１に続く製造工程を示す概略断面図である。
図１３は、図１２に続く製造工程を示す概略断面図である。
図１４は、図１３に続く製造工程を示す概略断面図である。
図１５は、図１４に続く製造工程を示す概略断面図である。
図１６は、図１５に続く製造工程を示す概略断面図である。
図１７は、図１６に続く製造工程を示す概略断面図である。
図１８は、図１７に続く製造工程を示す概略断面図である。
図１９は、図１８に続く製造工程を示す概略断面図である。
図２０は、図１９に続く製造工程を示す概略断面図である。
図２１は、比較例の半導体装置における１つのゲートトレンチおよびその周辺を拡大した概略断面図である。
図２２は、一実施形態の半導体装置における１つのゲートトレンチおよびその周辺を拡大した概略断面図である。
図２３は、変更例の半導体装置における１つのゲートトレンチおよびその周辺を拡大した概略断面図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して本開示の半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
（【００１１】以降は省略されています）

関連特許