特許ウォッチ

公開番号2024159924
公報種別公開特許公報(A)
公開日2024-11-08
出願番号2024146904,2022192348
出願日2024-08-28,2019-03-26
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H01L 29/872 20060101AFI20241031BHJP(基本的電気素子)
要約【課題】SiCを含む構造において電気的特性を向上できる半導体装置を提供する。
【解決手段】半導体装置1は、第1主面3および第2主面4を有するSiC半導体層2と、第1主面3に形成された半導体素子と、第2主面4に第1方向Xおよび第2方向Yに沿って間隔を空けて形成された複数の隆起部11を含む隆起部群12と、第2主面4において隆起部群12に直接接続された電極10と、を含む。
【選択図】図5
特許請求の範囲【請求項１】
一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、
前記第１主面に形成された半導体素子と、
前記第２主面において第１方向および前記第１方向に交差する第２方向に互いに間隔を空けて形成された複数の隆起部を含む隆起部群と、
前記第２主面において前記隆起部群に直接接続された電極と、を含む、半導体装置。
続きを表示（約 650 文字）【請求項２】
前記電極は、シリサイド層を介さずに前記隆起部群に接続されている、請求項１に記載の半導体装置。
【請求項３】
前記電極は、カーボン層を介さずに前記隆起部群に接続されている、請求項１または２に記載の半導体装置。
【請求項４】
前記電極は、Ｔｉ、Ｎｉ、ＡｕおよびＡｇのうちの少なくとも１種を含む、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記電極は、前記隆起部群に接するＴｉ層を含む、請求項１～４のいずれか一項に記載の半導体装置。
【請求項６】
前記電極は、前記隆起部群に接するＮｉ層を含む、請求項１～４のいずれか一項に記載の半導体装置。
【請求項７】
前記隆起部群は、前記第１方向から見て複数の前記隆起部が前記第１方向に重なるレイアウトを有している、請求項１～６のいずれか一項に記載の半導体装置。
【請求項８】
前記隆起部群は、複数の前記隆起部が前記第１方向に連続的に形成されたレイアウトを有している、請求項１～７のいずれか一項に記載の半導体装置。
【請求項９】
複数の前記隆起部群が、前記第２方向に間隔を空けて形成されている、請求項１～８のいずれか一項に記載の半導体装置。
【請求項１０】
互いに隣り合う複数の前記隆起部群の間の距離は、１００μｍ以下である、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
特許文献１は、ＳｉＣ基板と、ＳｉＣ基板の表面に形成されたショットキーバリアダイオードと、ＳｉＣ基板の裏面に形成されたオーミック電極層と、を含む、半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－１９８７８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一実施形態は、ＳｉＣを含む構造において電気的特性を向上できる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
一実施形態は、一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において互いに間隔を空けて形成された複数の隆起部を含み、複数の前記隆起部のうちの幾つかの前記隆起部が前記第２主面の面方向の１つである第１方向から見た第１方向視において互いに重なる第１部分を有する隆起部群と、前記第２主面の上に形成され、前記隆起部群に接続された電極と、を含む、半導体装置を提供する。
【０００６】
一実施形態は、一方側の第１主面および他方側の第２主面を有するＳｉＣ半導体層と、前記第１主面に形成された半導体素子と、前記第２主面において第１方向および前記第１方向に交差する第２方向に沿って互いに間隔を空けて形成された複数の隆起部を含む隆起部群と、前記第２主面において前記隆起部群に直接接続された電極と、を含む、半導体装置を提供する。
【０００７】
これらの半導体装置によれば、隆起部群によって第２主面に対する電極の接続面積を増加させることができる。これにより、電気的特性を向上できる。
【０００８】
上述の、または、さらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【図面の簡単な説明】
【０００９】
図１は、本発明の第１実施形態に係る半導体装置を示す斜視図である。
図２は、図１に示す半導体装置の上面図である。
図３は、図１に示す半導体装置の底面図であって、隆起部群の第１形態例を示す底面図である。
図４Ａは、隆起部群の第２形態例を示す図である。
図４Ｂは、隆起部群の第３形態例を示す図である。
図４Ｃは、隆起部群の第４形態例を示す図である。
図４Ｄは、隆起部群の第５形態例を示す図である。
図５は、図２に示すV-V線に沿う断面図である。
図６Ａは、図１に示す半導体装置の製造に使用される半導体ウエハを示す上面図である。
図６Ｂは、図６Ａに示す半導体ウエハの底面図であって、研削工程およびアニール処理を経た状態を示す図である。
図７は、図１に示す半導体装置の製造方法の一例を説明するためのフローチャートである。
図８Ａは、図１に示す半導体装置の製造方法を示す断面図である。
図８Ｂは、図８Ａの後の工程を示す断面図である。
図８Ｃは、図８Ｂの後の工程を示す断面図である。
図８Ｄは、図８Ｃの後の工程を示す断面図である。
図８Ｅは、図８Ｄの後の工程を示す断面図である。
図８Ｆは、図８Ｅの後の工程を示す断面図である。
図８Ｇは、図８Ｆの後の工程を示す断面図である。
図８Ｈは、図８Ｇの後の工程を示す断面図である。
図８Ｉは、図８Ｈの後の工程を示す断面図である。
図８Ｊは、図８Ｉの後の工程を示す断面図である。
図８Ｋは、図８Ｊの後の工程を示す断面図である。
図８Ｌは、図８Ｋの後の工程を示す断面図である。
図８Ｍは、図８Ｌの後の工程を示す断面図である。
図８Ｎは、図８Ｍの後の工程を示す断面図である。
図８Ｏは、図８Ｎの後の工程を示す断面図である。
図８Ｐは、図８Ｏの後の工程を示す断面図である。
図８Ｑは、図８Ｐの後の工程を示す断面図である。
図８Ｒは、図８Ｑの後の工程を示す断面図である。
図９は、抵抗値および金属層の厚さの関係を示すグラフである。
図１０は、抵抗値およびレーザ照射位置のオーバラップ量の関係を示すグラフである。
図１１は、図２に対応する底面図であって、本発明の第２実施形態に係る半導体装置を示す底面図である。
図１２は、図５に対応する断面図であって、本発明の第３実施形態に係る半導体装置を示す断面図である。
図１３は、図５に対応する断面図であって、本発明の第４実施形態に係る半導体装置を示す断面図である。
図１４は、本発明の第５実施形態に係る半導体装置を示す上面図であって、ＳｉＣ半導体層の第１主面よりも上の構造を取り除いた図である。
図１５は、図１４に示すXV-XV線に沿う断面図である。
図１６は、本発明の第６実施形態に係る半導体装置を示す上面図であって、ＳｉＣ半導体層の第１主面よりも上の構造を取り除いた図である。
図１７は、図１６に示すXVII-XVII線に沿う断面図である。
図１８は、本発明の第７実施形態に係る半導体装置を示す上面図である。
図１９は、図１８に示す半導体装置の底面図である。
図２０は、図１８に示す領域XXの拡大図であって、ＳｉＣ半導体層の第１主面よりも上の構造を取り除いた図である。
図２１は、図２０のXXI-XXI線に沿う断面図である。
図２２は、図２０のXXII-XXII線に沿う断面図である。
図２３は、図２２の領域XXIIIの拡大図である。
図２４は、シート抵抗を説明するためのグラフである。
図２５は、図２０に対応する領域の拡大図であって、本発明の第８実施形態に係る半導体装置の構造を説明するための拡大図である。
図２６は、図２５に示すXXVI-XXVI線に沿う断面図である。
図２７は、図２１に対応する領域の断面図であって、本発明の第９実施形態に係る半導体装置の構造を説明するための断面図である。
図２８は、図２０に対応する領域の拡大図であって、本発明の第１０実施形態に係る半導体装置の構造を説明するための拡大図である。
図２９は、図２１に対応する領域の断面図であって、本発明の第１１実施形態に係る半導体装置の構造を説明するための平面図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の第１実施形態に係る半導体装置１を示す斜視図である。図２は、図１に示す半導体装置１の上面図である。図３は、図１に示す半導体装置１の底面図であって、隆起部群１２の第１形態例を示す底面図である。
（【００１１】以降は省略されています）

関連特許