特許ウォッチ

公開番号2025088474
公報種別公開特許公報(A)
公開日2025-06-11
出願番号2023203190
出願日2023-11-30
発明の名称半導体装置及び半導体システム
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03K 19/0175 20060101AFI20250604BHJP(基本電子回路)
要約【課題】回路の劣化を抑制し得る半導体装置及び半導体システムを提供する。
【解決手段】半導体装置は、第1出力電圧を出力する1又は複数の第1回路と、第1出力電圧とは異なり液晶ディスプレイを駆動する第2出力電圧を出力する第2回路と、第1出力電圧及び第2出力電圧の少なくとも一方を液晶ディスプレイの駆動回路に供給し、第1回路及び第2回路が共用する端子であるパッドと、第1回路に含まれ、パッドに接続されるP型トランジスタと、第1出力電圧と第2出力電圧を比較し、比較結果に対応するハイレベル又はロウレベルの電位の信号である比較結果信号を出力する比較回路と、比較結果信号のレベルに応じて、P型トランジスタのゲートに印加する電位を、第1出力電圧又は第2出力電圧に切り替える切替回路と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
第１出力電圧を出力する１又は複数の第１回路と、
前記第１出力電圧とは異なり液晶ディスプレイを駆動する第２出力電圧を出力する第２回路と、
前記第１出力電圧及び前記第２出力電圧の少なくとも一方を前記液晶ディスプレイの駆動回路に供給し、前記第１回路及び前記第２回路が共用する端子であるパッドと、
前記第１回路に含まれ、前記パッドに接続されるＰ型トランジスタと、
前記第１出力電圧と前記第２出力電圧を比較し、比較結果に対応するハイレベル又はロウレベルの電位の信号である比較結果信号を出力する比較回路と、
前記比較結果信号のレベルに応じて、前記Ｐ型トランジスタのゲートに印加する電位を、前記第１出力電圧又は前記第２出力電圧に切り替える切替回路と、
を備える、半導体装置。
続きを表示（約 980 文字）【請求項２】
前記切替回路は、
前記第２出力電圧が前記第１出力電圧よりも高い場合、オフ状態になることで、前記ゲートに前記第１出力電圧を印加せず、前記第１出力電圧が前記第２出力電圧よりも高い場合、オン状態になることで、前記ゲートに前記第１出力電圧を印加する第１スイッチと、
前記第２出力電圧が前記第１出力電圧よりも高い場合、オン状態になることで、前記ゲートに前記第２出力電圧を印加し、前記第１出力電圧が前記第２出力電圧よりも高い場合、オフ状態になることで、前記ゲートに前記第２出力電圧を印加しない第２スイッチと、
を備える、請求項１に記載の半導体装置。
【請求項３】
前記第１スイッチは、前記比較結果信号のレベルを反転せずに入力し、前記ゲートに前記第１出力電圧を印加し、
前記第２スイッチは、前記比較結果信号のレベルを反転して入力し、前記ゲートに前記第２出力電圧を印加する、請求項２に記載の半導体装置。
【請求項４】
前記比較結果信号と、前記第２回路の動作を制御する制御信号とを入力し、前記比較結果信号及び前記制御信号の論理積結果に対応するレベルの信号を出力する論理積回路を備え、
前記論理積回路は、
前記制御信号のレベルがロウレベルの場合、ロウレベルの信号を前記切替回路に出力することで、前記比較結果に対応するハイレベル又はロウレベルの電位の信号のレベルにかかわらず、前記ゲートに印加する電位を、前記第１出力電圧に維持させるように、前記切替回路を動作させ、
前記比較結果信号のレベルがハイレベル、かつ、前記制御信号のレベルがハイレベルの場合、ハイレベルの信号を前記切替回路に出力することで、前記比較結果信号のレベルに応じて、前記ゲートに印加する電位を、前記第１出力電圧又は前記第２出力電圧に切り替えるように、前記切替回路を動作させる、
請求項１に記載の半導体装置。
【請求項５】
請求項４に記載の半導体装置を複数備える半導体システムであって、
複数の前記半導体装置には、前記論理積回路が設けられており、
１つの前記比較回路の比較結果信号は、複数の前記半導体装置のそれぞれに設けられている前記論理積回路に入力される、半導体システム。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置及び半導体システムに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１には、端子に入力される信号の電圧が電源端子に入力される電源電圧以上になった場合、電源端子に電流が流れることを抑制するアナログスイッチ回路が開示されている。特許文献１のアナログスイッチ回路は、端子に入力されるＶＡ電圧が電源端子Ｄに入力される電源電圧以上となった場合でもオフ状態を維持し続ける。これにより、電源端子Ｄに入力されるＶＤＤ電圧よりも端子Ａに入力されるＶＡ電圧が高い場合でも、電源端子に電流が流れることを抑制している。
【０００３】
一方、電源電圧ＶＤＤなどを出力する汎用ポートである入出力ポートと、ＬＣＤドライバに供給する電圧ＶＬを出力するＬＣＤポートとを共有する端子であるＰＡＤを備えた半導体装置の場合、電圧ＶＬが電源電圧ＶＤＤより高くなると（ＶＬ＞ＶＤＤ）、電圧ＶＬが印加されるＰＡＤに接続されるトランジスタ（例えばＰ型ＭＯＳトランジスタ）に、電流が流れ得る。
【０００４】
当該トランジスタのＮＷＥＬＬ領域には、電圧選択回路によって、電源電圧ＶＤＤと、ＰＡＤに発生する電圧（ＰＡＤ電圧）とが印加され得る。トランジスタのＮＷＥＬＬ領域は、当該トランジスタに接続される配線を含み得る。
【先行技術文献】
【特許文献】
【０００５】
特許第６８９００１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示される回路において、ＶＤＤ＞＞ＰＡＤ電圧の場合には、ＶＤＤとＰＡＤの間にあるダイオードはオンしている状態（電圧によりＰＭＯＳもオン状態）であり、ＶＤＤとＮＷＥＬＬ領域は低抵抗で接続される。ＶＤＤ＜＜ＰＡＤ電圧の場合も同様である。ダイオードは、電圧選択回路を構成するＰ型ＭＯＳトランジスタに形成される寄生ダイオードと解釈してよい。
【０００７】
ところが、ＶＤＤとＰＡＤ電圧の電圧差が小さい場合、つまりＶＤＤがＰＡＤ電圧とほぼ等しくなる場合には、電圧選択回路を構成するＰ型ＭＯＳトランジスタが高抵抗となる。具体的には、電圧選択回路を構成するＰ型ＭＯＳトランジスタに含まれるダイオードがオンせず、また当該ＰＭＯＳトランジスタもオンしないため、ＮＷＥＬＬ領域とＰＡＤとの間が高抵抗となり、またＮＷＥＬＬ領域とＶＤＤとの間が高抵抗になり得る。このため、入出力ポートの出力レベルがＬからＨに変化するとき、また入出力ポートの入力レベルがＬからＨに変化するときに、ＰＡＤの電圧が０ＶからＶＤＤになり、ＰＡＤに接続されているＰＭＯＳの寄生容量を通して、ＮＷＥＬＬ領域の電圧が一時的に高くなる。これにより、当該ＰＭＯＳの劣化が進み得る。
【０００８】
このように、従来技術では、入出力ポートとＬＣＤポートとを共有するＰＡＤである端子を備えた半導体装置が有する回路（ＰＭＯＳなど）の劣化を抑制する上で改善の余地がある。
【０００９】
本開示は、上記の事情を踏まえ、回路の劣化を抑制し得る半導体装置及び半導体システムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本開示にかかる半導体装置は、第１出力電圧を出力する１又は複数の第１回路と、前記第１出力電圧とは異なり液晶ディスプレイを駆動する第２出力電圧を出力する第２回路と、前記第１出力電圧及び前記第２出力電圧の少なくとも一方を前記液晶ディスプレイの駆動回路に供給し、前記第１回路及び前記第２回路が共用する端子であるパッドと、前記第１回路に含まれ、前記パッドに接続されるＰ型トランジスタと、前記第１出力電圧と前記第２出力電圧を比較し、比較結果に対応するハイレベル又はロウレベルの電位の信号である比較結果信号を出力する比較回路と、前記比較結果信号のレベルに応じて、前記Ｐ型トランジスタのゲートに印加する電位を、前記第１出力電圧又は前記第２出力電圧に切り替える切替回路と、を備える。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許