特許ウォッチ

公開番号2024157758
公報種別公開特許公報(A)
公開日2024-11-08
出願番号2023072303
出願日2023-04-26
発明の名称デジタルアナログ変換器、データドライバ及び表示装置
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類H03M 1/74 20060101AFI20241031BHJP(基本電子回路)
要約【課題】回路面積の増大を抑えて、電源電圧の全範囲で動作可能なデジタルアナログ変換回路、表示ドライバ及び表示装置を提供する。
【解決手段】DA変換器100_1は、デジタルデータDTに基づき、参照電圧V0～VRから、電圧VA、VBをN個に分割した複数の電圧値のうちの1の出力電圧信号Voutを生成する差動増幅回路10_1を有する。差動増幅回路10_1は、夫々が電圧VI_N～VI_1に対応した電流をノードn11に流すと共に、出力電圧信号Voutに対応した電流をノードn12に流す第1導電型の差動段11_N～11_1、デジタルデータの値が所定範囲に含まれる場合に電圧VAとVBのうちの一方の電圧に対応した電流をノードn21に流すと共に出力電圧信号Voutに対応した電流をノードn22に流す第2導電型の差動段12_1及びノードn11～n22の電流に基づき出力電圧信号Voutを生成する出力増幅段15を有する。
【選択図】図2
特許請求の範囲【請求項１】
デジタルデータをアナログの出力電圧信号に変換するデジタルアナログ変換器であって、
前記デジタルデータに基づき、複数の参照電圧のうちから重複を含む２つの電圧を第１の電圧及び第２の電圧として選択するデコーダと、
前記第１の電圧及び前記第２の電圧間をＮ（Ｎは２のべき乗で表される自然数）個に分割した電圧値各々のうちから前記デジタルデータに対応した１の電圧値を有する信号を前記出力電圧信号として出力する差動増幅回路と、を含み、
前記差動増幅回路は、
夫々が、自身の非反転入力端で前記第１の電圧又は前記第２の電圧を受けて前記第１の電圧又は前記第２の電圧に対応した差動電流を第１のノードに流すと共に、自身の反転入力端で前記出力電圧信号を受けて前記出力電圧信号に対応した差動電流を第２のノードに流す第１導電型の第１～第Ｎの差動段と、
自身の非反転入力端で前記第１の電圧及び前記第２の電圧のうちの一方の電圧を受けると共に自身の反転入力端で前記出力電圧信号を受け、前記デジタルデータにて示されるデジタル値が所定範囲に含まれる場合に活性状態となって自身の非反転入力端で受けた前記一方の電圧に対応した差動電流を第３のノードに流すと共に自身の反転入力端子で受けた前記出力電圧信号に対応した差動電流を第４のノードに流す単一の第２導電型の差動段と、
前記第１のノード及び前記第２のノードに夫々流れる差動電流同士の差分、又は前記第３のノード及び前記第４のノードに夫々流れる差動電流同士の差分に対応した出力電流を出力端子に流すことで前記出力端子に生じた電圧を前記出力電圧信号として出力する出力増幅段と、を有することを特徴とするデジタルアナログ変換器。
続きを表示（約 2,400 文字）【請求項２】
前記デジタルデータにて示されるデジタル値が前記所定範囲に含まれる場合には活性化を指示し、前記デジタル値が前記所定範囲に含まれない場合には非活性化を指示する制御信号を前記第２導電型の差動段に供給する差動段制御回路を含み、
前記第２導電型の差動段は、前記活性化を指示する前記制御信号を受けた場合に前記活性状態となる一方、前記非活性化を指示する前記制御信号を受けた場合には非活性状態となり前記第３のノード及び前記第４のノードに流す電流を停止することを特徴とする請求項１に記載のデジタルアナログ変換器。
【請求項３】
前記第１導電型の第１～第Ｎの差動段の各々は、自身の前記非反転入力端及び自身の前記反転入力端を夫々担うゲートを有する一対の第１導電型のトランジスタを含み、
前記所定範囲は、前記デジタルデータのデジタル値に基づき前記デコーダが選択する前記第１の電圧及び前記第２の電圧のうちの少なくとも一方の電圧の電圧値が前記第１導電型のトランジスタの閾値電圧未満となる、前記デジタルデータのデジタル値の範囲であることを特徴とする請求項２に記載のデジタルアナログ変換器。
【請求項４】
前記出力電圧信号による電圧の範囲は、前記所定範囲に対応した電圧範囲からなる第１の区間と、
前記第１の区間に隣接する第２の区間と、を含み、
前記第２の区間では、前記第２導電型の差動段は非活性状態となり、前記第１導電型の第１～第Ｎの差動段の動作によって前記出力電圧信号が生成され、
前記第１の区間では、前記第２導電型の差動段が活性状態となり、前記第２導電型の差動段の動作によって前記出力電圧信号が生成されることを特徴とする請求項１又は２に記載のデジタルアナログ変換器。
【請求項５】
前記第２導電型の差動段は、
第２導電型の第１及び第２のトランジスタと、
電流源と、
前記制御信号が前記活性化を指示する場合にはオン状態となって前記電流源と前記第１及び第２のトランジスタ各々のソースとを接続する一方、前記制御信号が前記非活性化を指示する場合にはオフ状態となって前記電流源と前記第１及び第２のトランジスタ各々のソースとの接続を遮断するスイッチ素子と、
を含むことを特徴とする請求項２に記載のデジタルアナログ変換器。
【請求項６】
前記第２導電型の差動段は、
第２導電型の第１及び第２のトランジスタと、
前記第１及び第２のトランジスタ各々のソースに接続されている電流源と、
前記第１のトランジスタのドレイン及び前記第３のノード間に接続されている第１のスイッチ素子と、
前記第２のトランジスタのドレイン及び前記第４のノード間に接続されている第２のスイッチ素子と、を有し、
前記第１のスイッチ素子及び前記第２のスイッチ素子は、前記制御信号が前記活性化を指示する場合には共にオン状態となって、前記第１のトランジスタのドレインと前記第３のノードとを接続すると共に前記第２のトランジスタのドレインと前記第４のノードとを接続する一方、前記制御信号が前記非活性化を指示する場合には共にオフ状態となって、前記第１のトランジスタのドレインと前記第３のノードとの接続及び前記第２のトランジスタのドレインと前記第４のノードとの接続を共に遮断することを特徴とする請求項２に記載のデジタルアナログ変換器。
【請求項７】
前記第２導電型の差動段は、
自身の前記反転入力端子及び前記出力端子間に接続されている第１のスイッチ素子と、
自身の前記反転入力端子及び前記非反転入力端子間に接続されている第２のスイッチ素子と、を有し、
前記制御信号が前記活性化を指示する場合には前記第１のスイッチ素子がオン状態となり且つ前記第２のスイッチ素子がオフ状態になることで前記第２導電型の差動段が活性状態になる一方、前記制御信号が前記非活性化を指示する場合には前記第１のスイッチ素子がオフ状態となり且つ前記第２のスイッチ素子がオン状態になることで前記第２導電型の差動段が非活性状態になることを特徴とする請求項２に記載のデジタルアナログ変換器。
【請求項８】
前記差動段制御回路は、前記非活性化を指示する場合には、前記複数の参照電圧のうちで前記第２導電型の差動段の前記第１及び第２のトランジスタをオフにする電圧値を有する所定の参照電圧を前記第２導電型の差動段の非反転入力端及び反転入力端に供給することを特徴とする請求項７に記載のデジタルアナログ変換器。
【請求項９】
請求項１に記載の前記デジタルアナログ変換器を複数含み、
各画素毎の輝度レベルをデジタル値で表す映像デジタルデータ片の各々を、複数の前記デジタルアナログ変換器により、夫々がアナログの電圧値を有する複数の前記出力電圧信号に変換し、複数の前記出力電圧信号を夫々有する複数の駆動信号を表示パネルの複数のデータ線に夫々供給することを特徴とするデータドライバ。
【請求項１０】
複数の表示セルが夫々に接続されている複数のデータ線を有する表示パネルと、
請求項１に記載の前記デジタルアナログ変換器を複数含み、
各画素毎の輝度レベルをデジタル値で表す映像デジタルデータ片の各々を、複数の前記デジタルアナログ変換器により、夫々がアナログの電圧値を有する複数の前記出力電圧に変換し、複数の前記出力電圧を夫々有する複数の駆動信号を前記表示パネルの前記複数のデータ線に夫々供給するデータドライバと、を有することを特徴とする表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、デジタルアナログ変換器、当該デジタルアナログ変換器を含むデータドライバ、及びこのデータドライバを含む表示装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
現在、アクティブマトリクス型の表示装置として、液晶表示装置、或いは有機ＥＬ表示装置等が主流となっている。このような表示装置には、複数のデータ線と複数の走査線が交差状に配線され、複数のデータ線に画素スイッチを介して接続されている表示セルがマトリクス状に配列された表示パネルと共に、表示パネルの複数のデータ線へ階調レベルに対応したアナログ電圧信号を供給するデータドライバと、表示パネルの複数の走査線へ各画素スイッチのオン、オフを制御する走査信号を供給する走査ドライバと、が搭載されている。データドライバには、映像デジタル信号を輝度レベルに対応したアナログの電圧に変換し、これを増幅した電圧信号を表示パネルの各データ線に供給するデジタルアナログ変換回路が含まれている。
【０００３】
以下に、データドライバの概略構成について説明する。
【０００４】
データドライバは、例えばシフトレジスタ、データレジスタラッチ、レベルシフタ、ＤＡ（digital to analog）変換部を含む。
【０００５】
シフトレジスタは、表示コントローラから供給されたスタートパルスに応じて、クロック信号に同期してラッチの選択を行う為の複数のラッチタイミング信号を生成し、データレジスタラッチに供給する。データレジスタラッチは、シフトレジスタから供給されたラッチタイミング信号の各々に基づき、表示コントローラから供給された映像デジタルデータを所定個（例えばｎ個）毎に取り込み、各映像デジタルデータを表すｎ個の映像デジタルデータ信号をレベルシフタに供給する。レベルシフタは、データレジスタラッチから供給されたｎ個の映像デジタルデータ信号の各々に対して、その信号振幅を増加するレベルシフト処理を施して得たｎ個のレベルシフト後の映像デジタルデータ信号をＤＡ変換部に供給する。
【０００６】
ＤＡ変換部は、参照電圧生成回路、デコーダ部及び増幅部を含む。
【０００７】
参照電圧生成回路は、互いに電圧値が異なる複数の参照電圧を生成してデコーダ部に供給する。例えば、参照電圧生成回路は、電源電圧及び基準電圧間をラダー抵抗で分圧した複数の分圧電圧を参照電圧群としてデコーダ部に供給する。デコーダ部は、データドライバの各出力に夫々対応して設けられているｎ個のデコーダ回路を有する。デコーダ回路の各々は、レベルシフタから供給された映像デジタルデータ信号を受け、この映像デジタルデータ信号に対応した参照電圧を、複数の参照電圧のうちから選択し、選択した参照電圧を増幅部に供給する。増幅部は、デコーダ部の各デコーダで選択された参照電圧を個別に増幅して階調電圧信号として出力するｎ個の増幅回路を有する。
【０００８】
ところで、上記したＤＡ変換部では、増幅回路から出力する階調電圧信号の電圧レベル数を多くするほど、表現できる輝度レベルの階調数（色数）を増やすことができる。しかしながら、階調電圧信号の電圧レベル数の増加に応じて参照電圧生成回路で生成する参照電圧の数を増やすとその分だけデータドライバのチップサイズ（製造コスト）が増加する。
【０００９】
そこで、２系統の入力電圧を重み付けして平均化（加重平均とも称する）することで、２系統の入力電圧を複数個に分割して得られる補間電圧の１つを生成する、いわゆる内挿演算を行う差動増幅器を含むＤＡ変換回路が提案されている（例えば、特許文献１参照）。
【００１０】
図１は、特許文献１に記載の差動増幅器の構成を示す回路図である。
（【００１１】以降は省略されています）

関連特許