特許ウォッチ

公開番号2024158518
公報種別公開特許公報(A)
公開日2024-11-08
出願番号2023073775
出願日2023-04-27
発明の名称電圧検出回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G01R 19/165 20060101AFI20241031BHJP(測定;試験)
要約【課題】高耐圧素子の数を減らすように構成された電圧検出回路を提供する。
【解決手段】電圧検出回路11は、入力電圧を受けるように構成される入力ライン13、並びに入力ライン13と第1電源ライン16との間に接続された第1電流路17及び入力ライン13と第2電源ライン21との間に接続された第2電流路19を含む伝達回路15を備え、第1電流路17は、第1電流源31、電圧差生成回路33、及び入力側回路部25を含み、電圧差生成回路33は、一端33b及び他端33cの一方から他方への電流経路に抵抗性の素子を有し、第2電流路19は、分流回路43、第2電流源41、及び出力側回路部27を含み、分流回路43は、一端43b及び他端43cの一方から他方への電流経路に抵抗性の素子を有し、出力側回路部27は、共有ノード45において第2電流源41及び分流回路43に接続され、共有ノード45は電圧検出回路11の出力OUTに接続される。
【選択図】図1
特許請求の範囲【請求項１】
電圧検出回路であって、
入力電圧を受けるように構成される入力ラインと、
前記入力ラインと第１電源ラインとの間に接続された第１電流路、及び前記入力ラインと第２電源ラインとの間に接続された第２電流路を含む伝達回路と、
を備え、
前記伝達回路は、前記第１電流路の電流を流す入力側回路部及び前記第２電流路の電流を流す出力側回路部を含む電流ミラー回路を含み、
前記第１電流路は、第１電流源、電圧差生成回路、及び前記入力側回路部を含み、前記第１電流源、前記電圧差生成回路、及び前記入力側回路部は、前記入力ラインと前記第１電源ラインとの間に直列に接続され、
前記電圧差生成回路は、一端、他端、並びに前記一端及び前記他端の一方から他方への電流経路に抵抗性の素子を有し、
前記第２電流路は、分流回路、第２電流源、及び前記出力側回路部を含み、前記第２電流源及び前記出力側回路部は、前記入力ラインと前記第２電源ラインとの間に直列に接続され、前記分流回路は、前記第２電流源に並列に接続され、
前記分流回路は、一端、他端、並びに前記一端及び前記他端の一方から他方への電流経路に抵抗性の素子を有し、
前記出力側回路部は、共有ノードにおいて前記第２電流源及び前記分流回路に接続され、前記共有ノードは、前記電圧検出回路の出力に接続される、
電圧検出回路。
続きを表示（約 740 文字）【請求項２】
前記出力側回路部の流す電流は、前記第２電流源の定電流より大きい、
請求項１に記載された電圧検出回路。
【請求項３】
前記電流ミラー回路は、カスコード型を有する、
請求項１又は請求項２に記載された電圧検出回路。
【請求項４】
前記電圧差生成回路の前記素子は、非線形な又は線形な電流電圧特性を有する、
請求項１又は請求項２に記載された電圧検出回路。
【請求項５】
前記電圧差生成回路は、１又は複数のツェナーダイオードを含み、前記電流電圧特性は、前記ツェナーダイオードの逆方向特性である、
請求項４に記載された電圧検出回路。
【請求項６】
前記電圧差生成回路は、ダイオード接続されたトランジスタを含む、
請求項４に記載された電圧検出回路。
【請求項７】
前記分流回路の前記素子は、前記一端及び前記他端の一方から他方への電流経路に非線形な又は線形な電流電圧特性を有する、
請求項１又は請求項２に記載された電圧検出回路。
【請求項８】
前記分流回路は、１又は複数のツェナーダイオードを含み、前記電流電圧特性は、前記ツェナーダイオードの逆方向特性である、
請求項７に記載された電圧検出回路。
【請求項９】
前記分流回路は、ダイオード接続されたトランジスタを含む、
請求項７に記載された電圧検出回路。
【請求項１０】
前記第１電源ライン及び前記第２電源ラインは、同電位である、
請求項１又は請求項２に記載された電圧検出回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電圧検出回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
特許文献１は、電源投入時に誤動作しないコンパレータ及び検出回路を提供する。
【先行技術文献】
【特許文献】
【０００３】
特開２０１０－１５３９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の検出回路はコンパレータを有し、当該コンパレータは入力電圧と基準電圧との差分電圧に基づき、ハイまたはローの出力電圧を出力する。このようなコンパレータにおいて、入力電圧の電圧範囲が高電圧（例えば２０Ｖ程度）であるような場合や、基準電圧の電圧値を高電圧としたい場合には、高耐圧素子を複数用いる必要がある。
【０００５】
高耐圧素子は、一般的に大きな電位差に耐えるため大きな素子分離領域及び素子サイズを有する。そのため、高耐圧素子を複数用いることにより、検出回路の面積が大きくなり、製造コスト等が増大してしまう。求められていることは、電圧検出回路における高耐圧素子の数を減らすことである。
【０００６】
本発明は、高耐圧素子の数を減らすように構成された電圧検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１態様に係る電圧検出回路は、入力電圧を受けるように構成される入力ラインと、前記入力ラインと第１電源ラインとの間に接続された第１電流路、及び前記入力ラインと第２電源ラインとの間に接続された第２電流路を含む伝達回路と、を備え、前記伝達回路は、前記第１電流路の電流を流す入力側回路部及び前記第２電流路の電流を流す出力側回路部を含む電流ミラー回路を含み、前記第１電流路は、第１電流源、電圧差生成回路、及び前記入力側回路部を含み、前記第１電流源、前記電圧差生成回路、及び前記入力側回路部は、前記入力ラインと前記第１電源ラインとの間に直列に接続され、前記電圧差生成回路は、一端、他端、並びに前記一端及び前記他端の一方から他方への電流経路に抵抗性の素子を有し、前記第２電流路は、分流回路、第２電流源、及び前記出力側回路部を含み、前記第２電流源及び前記出力側回路部は、前記入力ラインと前記第２電源ラインとの間に直列に接続され、前記分流回路は、前記第２電流源に並列に接続され、前記分流回路は、一端、他端、並びに前記一端及び前記他端の一方から他方への電流経路に抵抗性の素子を有し、前記出力側回路部は、共有ノードにおいて前記第２電流源及び前記分流回路に接続され、前記共有ノードは、前記電圧検出回路の出力に接続される。
【発明の効果】
【０００８】
上記の態様によれば、高耐圧素子の数を減らすように構成された電圧検出回路を提供できる。
【図面の簡単な説明】
【０００９】
図１は、本実施形態に係る電圧検出回路を概略的に示す図面である。
図２は、本実施形態に係る例示的な電圧検出回路を概略的に示す図面である。
図３は、本実施形態に係る例示的な電圧検出回路を概略的に示す図面である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明を実施するための実施形態について説明する。引き続く説明において、同一又は類似の部分には、同一又は類似の符号を付して、繰り返しの説明を省略する。また、ＭＯＳトランジスタが例示として示される。ＭＯＳトランジスタのソース、ドレイン及びゲートは、それぞれ、「Ｓ」、「Ｄ」及び「Ｇ」として参照される。
（【００１１】以降は省略されています）

関連特許