特許ウォッチ

公開番号2024157301
公報種別公開特許公報(A)
公開日2024-11-07
出願番号2023071587
出願日2023-04-25
発明の名称デバッグ回路及び情報処理システム
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類G06F 11/36 20060101AFI20241030BHJP(計算;計数)
要約【目的】ポーリングプログラムのデバッグを短時間で効率よく行うことが可能なデバッグ回路を提供する
【構成】情報処理装置に設けられ、情報処理装置の周辺機能の制御に用いる制御レジスタのフラグをポーリングするポーリングプログラムのデバッグを行う回路であって、周辺機能の実行命令を検知して検知信号を生成する実行命令検知回路と、制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とを比較する期待値比較回路と、検知信号及び期待値比較回路による比較結果に基づいて、制御レジスタのフラグのポーリングに関するポーリング値を計測するポーリング時間計測回路と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
情報処理装置に設けられ、前記情報処理装置の周辺機能の制御に用いる制御レジスタのフラグをポーリングするポーリングプログラムのデバッグを行う回路であって、
前記周辺機能の実行命令を検知して検知信号を生成する実行命令検知回路と、
前記制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とを比較する期待値比較回路と、
前記検知信号及び前記期待値比較回路による比較結果に基づいて、前記制御レジスタのフラグのポーリングに関するポーリング値を計測するポーリング時間計測回路と、
を有することを特徴とするデバッグ回路。
続きを表示（約 1,200 文字）【請求項２】
前記ポーリング時間計測回路は、前記実行命令検知回路による前記実行命令の検知後、前記制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とが不一致状態から一致状態に変化するまでの時間を前記ポーリング値として計測することを特徴とする請求項１に記載のデバッグ回路。
【請求項３】
前記ポーリング時間計測回路は、前記制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とが不一致状態から一致状態に変化した後、前記制御レジスタのフラグのポーリングが開始するまでの時間を前記ポーリング値として計測することを特徴とする請求項１に記載のデバッグ回路。
【請求項４】
前記実行命令検知回路は、前記制御レジスタのフラグのポーリングが開始した後、前記制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とが不一致状態から一致状態に変化するまでに実行したポーリングの回数をカウントすることを特徴とする請求項１に記載のデバッグ回路。
【請求項５】
前記ポーリング時間計測回路は、前記実行命令検知回路による前記実行命令の検知後、前記制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とが一致状態から不一致状態に変化するまでの時間を前記ポーリング値として計測することを特徴とする請求項１に記載のデバッグ回路。
【請求項６】
前記ポーリング時間計測回路は、外部から読み出し可能なレジスタを有し、前記ポーリング値を当該レジスタに格納することを特徴とする請求項１乃至５のいずれか１に記載のデバッグ回路。
【請求項７】
前記実行命令検知回路は、外部から読み出し可能なレジスタを有し、前記ポーリングの回数のカウント結果を当該レジスタに格納することを特徴とする請求項４に記載のデバッグ回路。
【請求項８】
情報処理装置と、前記情報処理装置にバスラインを介して接続された外部装置と、から構成される情報処理システムであって、
前記情報処理装置は、前記情報処理装置の周辺機能の制御に用いる制御レジスタのフラグをポーリングするポーリングプログラムのデバッグを行うデバッグ回路を含み、
前記デバッグ回路は、
前記周辺機能の実行命令を検知して検知信号を生成する実行命令検知回路と、
前記制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とを比較する期待値比較回路と、
前記検知信号及び前記期待値比較回路による比較結果に基づいて、前記制御レジスタのフラグのポーリングに関するポーリング値を計測するポーリング時間計測回路と、
を有し、
前記外部装置は、前記ポーリング時間計測回路の計測結果を前記バスラインを介して取得し、視認可能に表示することを特徴とする情報処理システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、プログラムのデバッグを行うデバッグ回路及び情報処理システムに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
マイコン等のコンピュータにおいて、プログラムのデバッグが行われている。例えば、ホスト装置とワークステーション等とのデータの伝送制御をポーリング処理によって行う情報処理システムにおいて、ホスト装置が実行中のプログラムをトレースするトレース機能部を備えたデバッグ装置を用いてプログラムのデバッグが行われている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開平５－２３３４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来、マイコンに内蔵された特殊機能レジスタ（ＳＦＲ：Special Function Register）等の周辺機能の制御レジスタのポーリングプログラムのデバッグは、インサーキットエミュレータ（ＩＣＥ：In Circuit Emulator）やオンチップデバッグエミュレータに搭載されているトレース機能やステップ実行機能を利用して行っていた。例えば、トレース機能を用いてＳＦＲのフラグ値をポーリングするプログラムのデバッグを行う場合、当該プログラムを実行後にトレース内容（例えば、プログラムカウンタやＳＦＲの内容）をダンプ後、ポーリングを開始してＳＦＲのフラグ値が期待値になるまでの内容を抽出し、その内容を基にポーリング間隔やポーリング開始タイミングのデバッグを行っていた。また、トレース機能を持たないＩＣＥ等の場合、ポーリング開始からＳＦＲのフラグ値が期待値と一致するまでステップ実行を繰り返しながらデバッグを行っていた。
【０００５】
しかしながら、トレース機能を用いてデバッグを行う場合、ＳＦＲのフラグはその内容を読み出し命令（プログラム）によって読み出すまでトレース結果に内容が反映されないため、フラグが変化した正確なタイミングを把握することができないという問題があった。
【０００６】
また、ステップ実行機能を用いてデバッグを行う場合、プログラムを１命令ずつ実行しながらその都度ＳＦＲの内容を確認する必要があるため、手間と時間がかかるという問題があった。
【０００７】
また、一定条件で発生する割込み処理ルーチンで定期的にＳＦＲのフラグ値のポーリングを行うアプリケーションプログラムにおいて、割込み発生の遅延や抜けの有無を確認したい場合、トレース機能やステップ実行機能だけでは効率的なデバッグができないという問題があった。
【０００８】
本発明は、上記問題点に鑑みてなされたものであり、ポーリングプログラムのデバッグを短時間で効率よく行うことが可能なデバッグ回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るデバッグ回路は、情報処理装置に設けられ、前記情報処理装置の周辺機能の制御に用いる制御レジスタのフラグをポーリングするポーリングプログラムのデバッグを行う回路であって、前記周辺機能の実行命令を検知して検知信号を生成する実行命令検知回路と、前記制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とを比較する期待値比較回路と、前記検知信号及び前記期待値比較回路による比較結果に基づいて、前記制御レジスタのフラグのポーリングに関するポーリング値を計測するポーリング時間計測回路と、を有することを特徴とする。
【００１０】
本発明に係る情報処理システムは、情報処理装置と、前記情報処理装置にバスラインを介して接続された外部装置と、から構成される情報処理システムであって、前記情報処理装置は、前記情報処理装置の周辺機能の制御に用いる制御レジスタのフラグをポーリングするポーリングプログラムのデバッグを行うデバッグ回路を含み、前記デバッグ回路は、前記周辺機能の実行命令を検知して検知信号を生成する実行命令検知回路と、前記制御レジスタから読み出したフラグのフラグ値と当該フラグの期待値とを比較する期待値比較回路と、前記検知信号及び前記期待値比較回路による比較結果に基づいて、前記制御レジスタのフラグのポーリングに関するポーリング値を計測するポーリング時間計測回路と、を有し、前記外部装置は、前記ポーリング時間計測回路の計測結果を前記バスラインを介して取得し、視認可能に表示することを特徴とする。
【発明の効果】
（【００１１】以降は省略されています）

関連特許