特許ウォッチ

公開番号2024126345
公報種別公開特許公報(A)
公開日2024-09-20
出願番号2023034659
出願日2023-03-07
発明の名称半導体装置の製造方法、基板分離方法および基板処理装置
出願人キオクシア株式会社
代理人弁理士法人高橋・林アンドパートナーズ
主分類H01L 21/304 20060101AFI20240912BHJP(基本的電気素子)
要約【課題】半導体記憶装置の製造効率を向上し、且つ基板の再利用効率を向上する。
【解決手段】一実施形態にかかる半導体装置の製造方法は、第1の基板の上に多孔質層を介して第1の半導体素子層を含む第1のチップと、第2の基板の上に第2の半導体素子層を含む第2のチップと、を貼合して有効素子領域を含む貼合基板を形成し、貼合基板の有効素子領域を囲う非有効素子領域において第1の基板側から多孔質層にレーザー光を照射し、非有効素子領域の多孔質層を起点に貼合基板から第1の基板を分離する、ことを含む。
【選択図】図12
特許請求の範囲【請求項１】
第１の基板の上に多孔質層を介して第１の半導体素子層を含む第１のチップと、第２の基板の上に第２の半導体素子層を含む第２のチップと、を貼合して有効素子領域を含む貼合基板を形成し、
前記貼合基板の前記有効素子領域を囲う非有効素子領域において前記第１の基板側から前記多孔質層にレーザー光を照射し、
前記非有効素子領域の前記多孔質層を起点に前記貼合基板から前記第１の基板を分離する、ことを含む半導体装置の製造方法。
続きを表示（約 670 文字）【請求項２】
前記レーザー光の波長は、前記第１の基板を透過する波長である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記レーザー光の波長における前記多孔質層の吸収係数が前記第１の基板の吸収係数よりも大きい、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記多孔質層は、前記第１の基板よりも抵抗の低いシリコン層を含む、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１の半導体素子層はメモリセルアレイを含み、前記第２の半導体素子層はＣＭＯＳ回路を含む、請求項１に記載の半導体装置の製造方法。
【請求項６】
多孔質層を含む第１の基板と第２の基板とを貼合した有効素子領域を含む貼合基板の前記有効素子領域を囲う非有効素子領域において前記第１の基板側から前記多孔質層にレーザー光を照射し、
前記多孔質層の前記非有効素子領域を起点に前記貼合基板から前記第１の基板を分離する、ことを含む基板分離方法。
【請求項７】
多孔質層を含む第１の基板と第２の基板とを貼合した有効素子領域を含む貼合基板を保持し、回転するステージと、
前記貼合基板の位置を検出する位置検出機構と、
前記貼合基板の前記有効素子領域を囲う非有効素子領域において前記第１の基板側から前記多孔質層にレーザー光を照射するレーザー照射機構と、
前記多孔質層の前記非有効素子領域から内側に向かって応力を印加する応力印加機構と、を備える基板処理装置。

発明の詳細な説明【技術分野】
【０００１】
本開示の実施形態は半導体装置の製造方法、基板分離方法および基板処理装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
半導体記憶装置としてＮＡＮＤ型フラッシュメモリが知られている。このＮＡＮＤ型フラッシュメモリはメモリセルアレイとその制御回路を備えている。半導体記憶装置の製造方法として、メモリセルアレイチップと、制御回路チップとを、それぞれ別体の基板上に形成し、後から貼り合わせる方法が知られている。この場合、メモリセルアレイチップを形成した基板は、分離をすることで再利用することができる。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－０７５９１５号公報
特開２００４－１７９６４９号公報
特開２００７－２２０７４９号公報
特許第５４４２２２４号公報
特許第３６６７０７９号公報
特開２００４－１３４６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示に係る実施形態は、半導体記憶装置の製造効率を向上し、且つ基板の再利用効率を向上した半導体装置の製造方法、基板分離方法および基板処理装置を提供する。
【課題を解決するための手段】
【０００５】
本実施形態にかかる半導体装置の製造方法は、第１の基板の上に多孔質層を介して第１の半導体素子層を含む第１のチップと、第２の基板の上に第２の半導体素子層を含む第２のチップと、を貼合して有効素子領域を含む貼合基板を形成し、貼合基板の有効素子領域を囲う非有効素子領域において第１の基板側から多孔質層にレーザー光を照射し、非有効素子領域の多孔質層を起点に貼合基板から第１の基板を分離する、ことを含む。
【図面の簡単な説明】
【０００６】
本実施形態に係る半導体記憶装置（貼合基板）の全体構成を示す図である。
本実施形態に係る半導体記憶装置（貼合基板）の構成を示す上面図である。
本実施形態に係る半導体記憶装置（貼合基板）の構成を示す断面図である。
本実施形態に係る半導体記憶装置の全体構成を示す図である。
本実施形態に係るシリコン層の構成及び形成方法を示す図である。
本実施形態に係る多孔質層の構成及び形成方法を示す図である。
本実施形態に係る基板処理装置の基本的な構成を示す上面図である。
本実施形態に係る処理装置の基本的な構成を示す側面図である。
本実施形態に係る処理装置の基本的な構成を示す側面図である。
本実施形態に係る処理装置の基本的な構成を示す上面図である。
変形例に係る処理装置の基本的な構成を示す上面図である。
本実施形態に係るウエハハンドの基本的な構成を示す側面図である。
本実施形態に係る第１のアームの構成を示す上面図である。
本実施形態に係る第２のアームの構成を示す上面図である。
本実施形態に係る第３のアームの構成を示す上面図である。
本実施形態に係る基板分離方法を説明するフロー図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る半導体記憶装置（貼合基板）のレーザーの照射領域を示す断面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明するウエハハンドの上面図である。
本実施形態に係る基板分離方法を説明するウエハハンドの側面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明する処理装置の上面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明する処理装置の上面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明する処理装置の上面図である。
本実施形態に係る半導体記憶装置の構成を示す断面図である。
本実施形態に係る半導体記憶装置の構成を示す断面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明する処理装置の側面図である。
本実施形態に係る基板分離方法を説明するウエハハンドの上面図である。
本実施形態に係る基板分離方法を説明するウエハハンドの側面図である。
本実施形態に係る基板分離方法を説明するウエハハンドの上面図である。
本実施形態に係る基板分離方法を説明するウエハハンドの側面図である。
本実施形態に係る基板分離方法を説明するウエハハンドの上面図である。
本実施形態に係る基板分離方法を説明するウエハハンドの側面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態に係る半導体装置の製造方法、基板分離方法および基板処理装置について図面を参照して具体的に説明する。以下の説明において、略同一の機能及び構成を有する要素について、同一符号又は同一符号の後にアルファベットが追加された符号が付されており、必要な場合にのみ重複して説明する。以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示する。一実施形態は、発明の要旨を逸脱しない範囲において種々の変更を加えることができる。これら実施形態やその変形例は、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０００８】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図面において、既出の図面に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【０００９】
各実施形態において、それぞれの基板からメモリセルまたは制御回路に向かう方向を上方という。逆に、メモリセルまたは制御回路からそれぞれの基板に向かう方向を下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板とメモリセルとの上下関係が図示と逆になるように配置されてもよい。また、以下の説明で、例えば基板上のメモリセルという表現は、上記のように基板とメモリセルとの上下関係を説明しているに過ぎず、基板とメモリセルとの間に他の部材が配置されていてもよい。
【００１０】
本明細書において「αはＡ、Ｂ又はＣ」を含む、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
（【００１１】以降は省略されています）

関連特許