特許ウォッチ

公開番号2024125923
公報種別公開特許公報(A)
公開日2024-09-19
出願番号2023034062
出願日2023-03-06
発明の名称半導体装置および半導体装置の製造方法
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H01L 21/76 20060101AFI20240911BHJP(基本的電気素子)
要約【課題】半導体チップの主面に沿う横方向における耐圧を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体チップ2と、半導体チップ2の第1主面3側に形成され、デバイス領域10を区画する素子分離部12とを含み、素子分離部12は、半導体チップ2の第1主面3側に形成された分離トレンチ15と、分離トレンチ15の内壁に形成された分離絶縁膜16と、分離絶縁膜16を介して分離トレンチ15に埋め込まれた分離導電体17とを含み、分離導電体17は、第1分離導電体28と、第1分離導電体28の側方に形成された第2分離導電体29とを含み、第2分離導電体29は、内側絶縁膜25に接する内壁と内壁41の反対側の外壁42とを有し、第2分離導電体29の頂部43は、外壁42から内壁41とを接続する傾斜壁44を有している、半導体装置1Aを提供する。
【選択図】図4
特許請求の範囲【請求項１】
第１主面およびその反対側の第２主面を有する半導体チップと、
前記半導体チップの前記第１主面側に形成され、デバイス領域を区画する素子分離部とを含み、
前記素子分離部は、前記半導体チップの前記第１主面側に形成された分離トレンチと、
前記分離トレンチの内壁に形成された分離絶縁膜と、
前記分離絶縁膜を介して前記分離トレンチに埋め込まれた分離導電体とを含み、
前記分離導電体は、前記分離トレンチの中央部に形成された第１分離導電体と、前記分離絶縁膜の一部である内側絶縁膜を挟んで前記第１分離導電体の側方に形成された第２分離導電体とを含み、
前記第２分離導電体は、前記内側絶縁膜に接する内壁と前記内壁の反対側の外壁とを有し、
前記第２分離導電体の頂部は、前記外壁から前記内壁とを接続し、前記外壁から前記内壁に向かって下り傾斜した傾斜壁を有している、半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記半導体チップの前記第１主面の表層部において、前記第１主面に沿って前記第１分離導電体と前記第２分離導電体との境界を横切って形成された第２分離トレンチと、
前記第２分離トレンチに埋め込まれた埋め込み絶縁体とをさらに含み、
前記第１分離導電体は、前記第１主面に沿う方向において前記第２分離導電体の前記傾斜壁に対向する頂部側壁と、前記頂部側壁の下端部から前記第２分離導電体に向かって延びる頂部底壁とを含む、請求項１に記載の半導体装置。
【請求項３】
前記第２分離導電体の前記傾斜壁は、前記内側絶縁膜を挟んで前記第１分離導電体の前記頂部底壁の端部に隣り合う下端部を有している、請求項２に記載の半導体装置。
【請求項４】
前記分離導電体は、断面視において互いに離れた一対の前記第２分離導電体を含み、
前記一対の第２分離導電体は、前記第１主面に沿う横方向において前記第１分離導電体を挟み、それぞれが前記第１分離導電体の下端部から頂部までを被覆する一対のサイドウォールである、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記分離トレンチの底部は、前記中央部に凹部を有し、前記中央部に隣接する両側部分に一対の凸部を有する凹凸面を提供しており、
前記第１分離導電体の前記下端部が前記凹部に埋め込まれ、
前記一対のサイドウォールは、前記一対の凸部に支持されている、請求項４に記載の半導体装置。
【請求項６】
前記凸部の上面から前記凹部の底面までの深さは、前記分離トレンチの幅の１／１０以下である、請求項５に記載の半導体装置。
【請求項７】
前記半導体チップの前記第１主面上に形成された層間絶縁層と、
前記層間絶縁層に埋め込まれ、前記第１分離導電体の頂部に接続された第１ビア電極と、
前記層間絶縁層に埋め込まれ、前記第２分離導電体の頂部に接続された第２ビア電極とを含み、
前記第２ビア電極の第２幅は、前記第１ビア電極の第１幅よりも広い、請求項１～３のいずれか一項に記載の半導体装置。
【請求項８】
層間絶縁層は、第１層間絶縁層と、前記第１層間絶縁層上の第２層間絶縁層とを含み、
前記第１層間絶縁層と前記第２層間絶縁層との間に形成された第１配線層をさらに含み、
前記第１ビア電極は、前記第１配線層を挟んで、前記第１層間絶縁層に埋め込まれた下側ビア電極と、前記第２層間絶縁層に埋め込まれた上側ビア電極とに分離されており、
前記第２ビア電極は、前記第２層間絶縁層および前記第１層間絶縁層を貫通して埋め込まれ、前記下側ビア電極および前記上側ビア電極よりも長いロングビア電極を含む、請求項７に記載の半導体装置。
【請求項９】
平面視において、前記分離トレンチは、複数の前記第１ビア電極が選択的に配置された第１領域と、前記分離トレンチの長手方向において前記第１領域から離れており、複数の前記第２ビア電極が選択的に配置された第２領域とを含む、請求項７に記載の半導体装置。
【請求項１０】
前記第２分離導電体は、前記第１分離導電体の第１電位と前記デバイス領域の第２電位との間の大きさの第３電位に固定されている、請求項１～３のいずれか一項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１は、ＤＴＩ（deep trench isolation）構造を含む素子分離部を備えた半導体装置を開示している。素子分離部は、半導体チップの主面に形成されたトレンチと、トレンチの側面を被覆する絶縁膜と、絶縁膜を挟んでトレンチ内に埋め込まれたポリシリコンとを含む。ポリシリコンは、トレンチの底壁を介して不純物領域の高濃度領域に電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－２６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示の一実施形態は、半導体チップの主面に沿う横方向における耐圧を向上できる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本開示の一実施形態は、第１主面およびその反対側の第２主面を有する半導体チップと、前記半導体チップの前記第１主面側に形成され、デバイス領域を区画する素子分離部とを含み、前記素子分離部は、前記半導体チップの前記第１主面側に形成された分離トレンチと、前記分離トレンチの内壁に形成された分離絶縁膜と、前記分離絶縁膜を介して前記分離トレンチに埋め込まれた分離導電体とを含み、前記分離導電体は、前記分離トレンチの中央部に形成された第１分離導電体と、前記分離絶縁膜の一部である内側絶縁膜を挟んで前記第１分離導電体の側方に形成された第２分離導電体とを含み、前記第２分離導電体は、前記内側絶縁膜に接する内壁と前記内壁の反対側の外壁とを有し、前記第２分離導電体の頂部は、前記外壁から前記内壁とを接続し、前記外壁から前記内壁に向かって下り傾斜した傾斜壁を有している、半導体装置である。
【０００６】
本開示の一実施形態は、第１主面およびその反対側の第２主面を有する半導体ウエハの前記第１主面にデバイス領域を区画するように環状の第１トレンチを形成する工程と、前記第１トレンチの内壁に外側絶縁膜を形成し、前記第１トレンチ内に前記外側絶縁膜により区画されたリセスを形成する工程と、前記第１トレンチ内に前記リセスを残すように、前記リセス内の前記外側絶縁膜上に第１導電体層を形成する工程と、前記第１トレンチの底壁上の前記第１導電体層の部分および前記第１トレンチの底壁上の前記外側絶縁膜の部分を選択的にエッチングすることにより、前記第１トレンチの側壁に残った前記第１導電体層からなる外側分離導電体を形成し、かつ前記外側分離導電体により区画された第２トレンチを形成する工程と、前記第２トレンチの内壁の前記外側分離導電体の部分および前記半導体ウエハ部分に、内側絶縁膜を形成する工程と、前記第２トレンチに導電材料を埋め込むことにより内側分離導電体を形成する工程とを含む、半導体装置の製造方法である。
【発明の効果】
【０００７】
本開示の一実施形態によれば、半導体チップの主面に沿う横方向における耐圧を向上できる半導体装置およびその製造方法を提供できる。
【図面の簡単な説明】
【０００８】
図１は、本開示の第１実施形態に係る半導体装置の模式的な平面図である。
図２は、図１に示す領域IIの拡大図である。
図３は、図２に示すIII－III断面を示す図である。
図４は、図３に示す構造の要部を拡大した断面図である。
図５は、図４の二点鎖線Vで囲まれた部分の拡大図である。
図６Ａは、図４に対応する図であって、本開示の第１実施形態に係る半導体装置の製造工程の一部を示す図である。
図６Ｂは、図６Ａの次の工程を示す図である。
図６Ｃは、図６Ｂの次の工程を示す図である。
図６Ｄは、図６Ｃの次の工程を示す図である。
図６Ｅは、図６Ｄの次の工程を示す図である。
図６Ｆは、図６Ｅの次の工程を示す図である。
図６Ｇは、図６Ｆの次の工程を示す図である。
図６Ｈは、図６Ｇの次の工程を示す図である。
図６Ｉは、図６Ｈの次の工程を示す図である。
図６Ｊは、図６Ｉの次の工程を示す図である。
図６Ｋは、図６Ｊの次の工程を示す図である。
図６Ｌは、図６Ｋの次の工程を示す図である。
図７は、本開示の第２実施形態に係る半導体装置の要部を拡大した断面図である。
図８は、図２に示すコンタクト電極の配置パターンの変形例を説明するための図である。
図９は、図８に示すIX－IX断面を示す図である。
【発明を実施するための形態】
【０００９】
次に、本開示の実施形態を、添付図面を参照して詳細に説明する。
【００１０】
図１は、本開示の第１実施形態に係る半導体装置１Ａの模式的な平面図である。
（【００１１】以降は省略されています）

関連特許