特許ウォッチ

公開番号2024116848
公報種別公開特許公報(A)
公開日2024-08-28
出願番号2023022669
出願日2023-02-16
発明の名称メモリシステム及び電源制御回路
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 5/14 20060101AFI20240821BHJP(情報記憶)
要約【課題】消費電力を抑制しつつ適時に電源オフ状態にさせる。
【解決手段】一実施形態のメモリシステムは、メモリコントローラと、不揮発性メモリと、主電源から電力を供給されるように構成された電源制御回路と、を備える。電源制御回路は、バックアップ電源と、主電源又はバックアップ電源から供給される電力に基づいて、メモリコントローラに電力を供給するように構成された第1コンバータと、主電源又はバックアップ電源から供給される電力に基づいて、不揮発性メモリに電力を供給するように構成された第2コンバータと、主電源及びバックアップ電源からの電力の供給が停止された後、バックアップ電源に残留する電力に基づいて、第2コンバータに残留する電力を放電するように構成された放電回路と、を含む。
【選択図】図2

特許請求の範囲【請求項１】
メモリコントローラと、
不揮発性メモリと、
主電源から電力を供給されるように構成された電源制御回路と、を備え、
前記電源制御回路は、
バックアップ電源と、
前記主電源又は前記バックアップ電源から供給される電力に基づいて、前記メモリコントローラに電力を供給するように構成された第１コンバータと、
前記主電源又は前記バックアップ電源から供給される電力に基づいて、前記不揮発性メモリに電力を供給するように構成された第２コンバータと、
前記主電源及び前記バックアップ電源からの電力の供給が停止された後、前記バックアップ電源に残留する電力に基づいて、前記第２コンバータに残留する電力を放電するように構成された放電回路と、
を含む、メモリシステム。
続きを表示（約 1,700 文字）【請求項２】
前記放電回路は、
前記バックアップ電源に接続された第１端を有する第１抵抗と、
前記第１抵抗に直列接続される第１トランジスタと、
前記第１コンバータと前記不揮発性メモリとの間に接続された第１端を有する第２抵抗と、
前記第２抵抗に直列接続され、前記第１抵抗と前記第１トランジスタとの間に接続される制御端を有する第２トランジスタと、
を含む、請求項１記載のメモリシステム。
【請求項３】
前記第１抵抗の抵抗値は、１０ｋΩ以上１００ｋΩ以下である、
請求項２記載のメモリシステム。
【請求項４】
前記第２抵抗の抵抗値は、１００Ω以上１ｋΩ以下である、
請求項２記載のメモリシステム。
【請求項５】
前記放電回路は、前記主電源及び前記バックアップ電源からの電力の供給が停止された後、前記バックアップ電源に残留する電力に基づいて、前記第１コンバータに残留する電力を更に放電するように構成される、
請求項１記載のメモリシステム。
【請求項６】
前記放電回路は、
前記バックアップ電源に接続された第１端を有する第１抵抗と、
前記第１抵抗に直列接続される第１トランジスタと、
前記第１コンバータと前記不揮発性メモリとの間に接続された第１端を有する第２抵抗と、
前記第２抵抗に直列接続され、前記第１抵抗と前記第１トランジスタとの間に接続される制御端を有する第２トランジスタと、
前記第２コンバータと前記メモリコントローラとの間に接続された第１端を有する第３抵抗と、
前記第３抵抗に直列接続され、前記第１抵抗と前記第１トランジスタとの間に接続される制御端を有する第３トランジスタと、
を含む、請求項５記載のメモリシステム。
【請求項７】
前記主電源又は前記バックアップ電源から供給される電力に基づいて、前記第１コンバータ及び前記第２コンバータに電力を供給するように構成された制御回路を更に備え、
前記放電回路は、前記主電源及び前記バックアップ電源からの電力の供給が停止された後、前記バックアップ電源に残留する電力に基づいて、前記制御回路に残留する電力を更に放電するように構成される、
請求項１記載のメモリシステム。
【請求項８】
前記放電回路は、
前記バックアップ電源に接続された第１端を有する第１抵抗と、
前記第１抵抗に直列接続される第１トランジスタと、
前記第１コンバータと前記不揮発性メモリとの間に接続された第１端を有する第２抵抗と、
前記第２抵抗に直列接続され、前記第１抵抗と前記第１トランジスタとの間に接続される制御端を有する第２トランジスタと、
前記制御回路と前記第１コンバータ及び前記第２コンバータとの間に接続された第１端を有する第４抵抗と、
前記第４抵抗に直列接続され、前記第１抵抗と前記第１トランジスタとの間に接続される制御端を有する第４トランジスタと、
を含む、請求項７記載のメモリシステム。
【請求項９】
バックアップ電源と、
外部の主電源又は前記バックアップ電源から供給される電力に基づいて、外部のデバイスに電力を供給するように構成されたコンバータと、
前記主電源及び前記バックアップ電源からの電力の供給が停止された後、前記バックアップ電源に残留する電力に基づいて、前記コンバータに残留する電力を放電するように構成された放電回路と、
を含む、電源制御回路。
【請求項１０】
前記放電回路は、
前記バックアップ電源に接続された第１端を有する第１抵抗と、
前記第１抵抗に直列接続される第１トランジスタと、
前記コンバータと前記デバイスとの間に接続された第１端を有する第２抵抗と、
前記第２抵抗に直列接続され、前記第１抵抗と前記第１トランジスタとの間に接続される制御端を有する第２トランジスタと、
を含む、請求項９記載の電源制御回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、メモリシステム及び電源制御回路に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
不揮発性メモリと、メモリコントローラと、電源制御回路と、を備えるメモリシステムが知られている。不揮発性メモリは、データを不揮発に記憶する。メモリコントローラは、不揮発性メモリを制御する。電源制御回路は、不揮発性メモリ及びメモリコントローラに電力を供給する。
【先行技術文献】
【特許文献】
【０００３】
米国特許第８２３３３４６号明細書
米国特許第９８１９２２３号明細書
米国特許第１１３０２４０１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
消費電力を抑制しつつ、適時に電源オフ状態にさせるメモリシステム及び電源制御回路を提供する。
【課題を解決するための手段】
【０００５】
実施形態のメモリシステムは、メモリコントローラと、不揮発性メモリと、主電源から電力を供給されるように構成された電源制御回路と、を備える。上記電源制御回路は、バックアップ電源と、上記主電源又は上記バックアップ電源から供給される電力に基づいて、上記メモリコントローラに電力を供給するように構成された第１コンバータと、上記主電源又は上記バックアップ電源から供給される電力に基づいて、上記不揮発性メモリに電力を供給するように構成された第２コンバータと、上記主電源及び上記バックアップ電源からの電力の供給が停止された後、上記バックアップ電源に残留する電力に基づいて、上記第２コンバータに残留する電力を放電するように構成された放電回路と、を含む。
【図面の簡単な説明】
【０００６】
第１実施形態に係る情報処理システムの構成の一例を示すブロック図。
第１実施形態に係る放電回路の構成の一例を示す回路図。
第１実施形態に係る放電回路における放電動作が実行される前の状態の一例を示す図。
第１実施形態に係る放電回路における放電動作が実行される状態の一例を示す図。
第１実施形態に係る電源制御回路における電源オフ動作の一例を示す波形図。
第２実施形態に係る情報処理システムの構成の一例を示すブロック図。
第２実施形態に係る放電回路の構成の一例を示す回路図。
第２実施形態に係る放電回路における放電動作が実行される前の状態の一例を示す図。
第２実施形態に係る放電回路における放電動作が実行される状態の一例を示す図。
第２実施形態に係る電源制御回路における電源オフ動作の一例を示す波形図。
第３実施形態に係る情報処理システムの構成の一例を示すブロック図。
第３実施形態に係る放電回路の構成の一例を示す回路図。
第３実施形態に係る放電回路における放電動作が実行される前の状態の一例を示す図。
第３実施形態に係る放電回路における放電動作が実行される状態の一例を示す図。
第３実施形態に係る電源制御回路における電源オフ動作の一例を示す波形図。
【発明を実施するための形態】
【０００７】
以下、実施形態につき図面を参照して説明する。説明に際し、略同一の機能及び構成を有する構成要素については、同一符号を付す。また、以下に示す実施形態は、技術的思想を例示するものである。実施形態は、構成部品の材質、形状、構造、配置等を特定するものではない。実施形態は、種々の変更を加えることができる。
【０００８】
１．第１実施形態
１．１構成
１．１．１情報処理システム
図１は、第１実施形態に係る情報処理システムの構成の一例を示すブロック図である。情報処理システム１は、ホスト２及びメモリシステム３を含む。ホスト２及びメモリシステム３は、ホストバスＨＢを介して接続される。ホストバスＨＢは、例えば、ＳＡＴＡ（Serial advanced technology attachment）、又はＰＣＩｅ
ＴＭ
（PCI express）等に準拠したバスである。
【０００９】
ホスト２は、パーソナルコンピュータ、携帯情報端末、またはサーバ等の電子機器である。ホスト２は、主電源４を含む。主電源４は、電源線Ｌ
ＩＮ
を介して電力をメモリシステム３に供給する。
【００１０】
メモリシステム３は、メモリカード、またはＳＳＤ（Solid State Drive）等の記憶媒体である。メモリシステム３は、メモリコントローラ１０、不揮発性メモリ２０、及び電源制御回路３０を含む。メモリコントローラ１０、不揮発性メモリ２０、及び電源制御回路３０は、同一の基板上に設けられる。メモリコントローラ１０及び不揮発性メモリ２０は、メモリバスＭＢを介して接続される。メモリバスＭＢは、例えば、ＳＤＲ（Single data rate）インタフェース、トグルＤＤＲ（Double data rate）インタフェース、又はＯＮＦＩ（Open NAND flash interface）等に準拠したバスである。
（【００１１】以降は省略されています）

関連特許