特許ウォッチ

公開番号2024086458
公報種別公開特許公報(A)
公開日2024-06-27
出願番号2022201592
出願日2022-12-16
発明の名称半導体装置およびその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H01L 21/316 20060101AFI20240620BHJP(基本的電気素子)
要約【課題】高品質なSiO₂膜を低温で形成することが可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置の製造方法は、第1膜の表面に、アミノシラン系ガスである第1シラン系ガスを供給することを含む。前記方法はさらに、前記第1膜の表面に、前記第1シラン系ガスの熱分解温度よりも低い熱分解温度を有する第2シラン系ガスを供給することを含む。前記方法はさらに、前記第1膜の表面に酸化剤を供給して、シリコンおよび酸素を含む第2膜を前記第1膜の表面に形成することを含む。
【選択図】図12
特許請求の範囲【請求項１】
第１膜の表面に、アミノシラン系ガスである第１シラン系ガスを供給し、
前記第１膜の表面に、前記第１シラン系ガスの熱分解温度よりも低い熱分解温度を有する第２シラン系ガスを供給し、
前記第１膜の表面に酸化剤を供給して、シリコンおよび酸素を含む第２膜を前記第１膜の表面に形成する、
ことを含む半導体装置の製造方法。
続きを表示（約 820 文字）【請求項２】
前記第１膜の表面は、前記第１シラン系ガス、前記第２シラン系ガス、および前記酸化剤が供給される前において、親水表面である、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２膜は、不純物として窒素を含むシリコン酸化膜である、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２膜は、１．０×１０
２０
ａｔｏｍｓ／ｃｍ
３
未満の窒素濃度の窒素を含むように形成される、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１シラン系ガスは、前記第１膜の表面にシリコンを吸着させる、請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第１シラン系ガスは、ＢＤＥＡＳ（ビスジエチルアミノシラン）、ＴｒｉｓＤＭＡＳ（トリスジメジチルアミノシラン）、ＤＩＰＡＳ（ジイソプロピルアミノシラン）、またはＢＴＢＡＳ（ビスターシャルブチルアミノシラン）を含む、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記第２シラン系ガスは、前記第１膜の表面にシリコンを吸着させる、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第２シラン系ガスは、非アミノシラン系ガスである、請求項１に記載の半導体装置の製造方法。
【請求項９】
前記第２シラン系ガスは、無機シラン系ガスである、請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記第２シラン系ガスは、ＳｉＨ
４
（モノシラン）、Ｓｉ
２
Ｈ
６
（ジシラン）、ＤＣＳ（ジクロロシラン）、ＴＣＳ（トリクロロシラン）、またはＨＣＤ（ヘキサクロロジシラン）を含む、請求項１に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
高品質なＳｉＯ
２
膜（シリコン酸化膜）を形成するためには、ＳｉＯ
２
膜を高温で形成する必要がある。しかしながら、ＳｉＯ
２
膜を高温で形成することが難しい場合がある。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開ＵＳ２０２２／００７６９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高品質なＳｉＯ
２
膜を低温で形成することが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置の製造方法は、第１膜の表面に、アミノシラン系ガスである第１シラン系ガスを供給することを含む。前記方法はさらに、前記第１膜の表面に、前記第１シラン系ガスの熱分解温度よりも低い熱分解温度を有する第２シラン系ガスを供給することを含む。前記方法はさらに、前記第１膜の表面に酸化剤を供給して、シリコンおよび酸素を含む第２膜を前記第１膜の表面に形成することを含む。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構造を示す斜視図である。
第１実施形態の半導体装置の製造方法を示す断面図(1/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(2/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(3/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(4/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(5/6)である。
第１実施形態の半導体装置の製造方法を示す断面図(6/6)である。
第１実施形態の半導体装置の製造方法の詳細を示す断面図(1/2)である。
第１実施形態の半導体装置の製造方法の詳細を示す断面図(2/2)である。
第１実施形態の半導体装置の製造方法を示す断面図である。
第１実施形態の比較例の半導体装置の製造方法を示す模式図である。
第１実施形態の半導体装置の製造方法を示す模式図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１～図１２において、同一の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す斜視図である。本実施形態の半導体装置は、例えば３次元半導体メモリを備えている。
【０００９】
本実施形態の半導体装置は、コア絶縁膜１と、チャネル半導体層２と、トンネル絶縁膜３と、電荷蓄積層４と、ブロック絶縁膜５と、電極層６とを備えている。ブロック絶縁膜５は、絶縁膜５ａと、絶縁膜５ｂとを含んでいる。電極層６は、バリアメタル層６ａと、電極材層６ｂとを含んでいる。
【００１０】
図１では、基板上に複数の電極層および複数の絶縁膜が交互に積層されており、これらの電極層および絶縁膜内にメモリホールＭＨが設けられている。図１は、これらの電極層のうちの１つの電極層６を示している。これらの電極層は例えば、３次元半導体メモリのワード線または選択線として機能する。図１は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。Ｚ方向は第１方向の例であり、Ｙ方向は第２方向の例である。
（【００１１】以降は省略されています）

関連特許