特許ウォッチ

公開番号2024052754
公報種別公開特許公報(A)
公開日2024-04-12
出願番号2024016811,2023033390
出願日2024-02-07,2019-04-22
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 11/4096 20060101AFI20240405BHJP(情報記憶)
要約【課題】記憶装置の各階層の記憶領域の変更が可能な半導体装置を提供する。
【解決手段】第1および第2記憶回路を有する記憶装置と、制御回路と、を有する半導体
装置で、第1記憶回路は、第1容量素子と、第1容量素子に保持される電荷を保持する機
能を有する第1トランジスタと、を有し、第2記憶回路は、第2トランジスタと、前記第
2トランジスタのゲートに電気的に接続された第2容量素子と、第2容量素子に保持され
る電荷を保持する機能を有する第3トランジスタと、を有する。第1および第3トランジ
スタは、酸化物半導体を有する半導体層と、ゲートと、バックゲートと、を有する。第1
又は第3トランジスタバックゲートに印加される電圧を調整することによって、第1又は
第2記憶回路のそれぞれの記憶領域を変更する。
【選択図】図1
特許請求の範囲【請求項１】
記憶装置と、制御回路と、を有し、
前記記憶装置は、第１記憶階層で動作する第１記憶回路と、第２記憶階層で動作する第２記憶回路と、を有し、
前記第１記憶階層は、前記第２記憶階層よりもアクセス速度が速い階層であり、
前記第１記憶回路は、第１トランジスタを有し、
前記第２記憶回路は、第２トランジスタを有し、
前記第１トランジスタ及び前記第２トランジスタは、酸化物半導体を有する半導体層と、第１ゲートと、前記半導体層を介して前記第１ゲートと重なりを有する第２ゲートと、をそれぞれ有し、
前記第１記憶回路は、前記第２記憶回路の上方に積層されており、
前記制御回路は、
前記第１トランジスタの前記第２ゲートに入力する電圧を変動させることによって、前記第１記憶回路を前記第１記憶階層から前記第２記憶階層に変更する機能と、
前記第２トランジスタの前記第２ゲートに入力する電圧を変動させることによって、前記第２記憶回路を前記第２記憶階層から前記第１記憶階層に変更する機能と、を有する、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。
続きを表示（約 2,000 文字）【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。または、本発明の一態様は、半導体装置、表示装
置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関
する。
【背景技術】
【０００３】
情報処理を行うコンピュータシステムは、その用途に応じて多種多様な構成が提案され
ているが、多くのコンピュータシステムにおいて、メモリユニットを複数の階層に分割し
、各階層に性能の異なる記憶装置を割り当てたアーキテクチャが採用されている。このよ
うなコンピュータシステムにおいては、レジスタ、キャッシュメモリ、主記憶装置、補助
記憶装置などの記憶装置を備えた構造が広く知られている。
【０００４】
特許文献１には、酸化物半導体を半導体層に含むトランジスタを用いた記憶回路をレジ
スタ、キャッシュメモリ、主記憶装置に適用した発明が開示されている。酸化物半導体は
シリコン等よりも広いバンドギャップを有し、真性キャリア濃度が小さいため、酸化物半
導体を半導体層に含むトランジスタは、オフ電流が極めて小さい特性を有する。そのため
、当該トランジスタを記憶回路に用いることによって、格納されたデータを長時間保持す
ることができる。
【先行技術文献】
【特許文献】
【０００５】
特開２０１５－１８０９９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
レジスタ、キャッシュメモリ、主記憶装置のそれぞれの記憶装置は、要求される性能が
異なる。そのため、互いに記憶領域を共有して用いることが難しい。具体的には、例えば
、キャッシュメモリの記憶容量が足りなくなった場合に、主記憶装置によってその不足分
を補うことが難しい。
【０００７】
本発明の一態様は、新規な半導体装置の提供を課題の一つとする。また、本発明の一態
様は、消費電力の低減が可能な半導体装置の提供を課題の一つとする。また、本発明の一
態様は、面積の縮小が可能な半導体装置の提供を課題の一つとする。また、本発明の一態
様は、記憶装置の大容量化が可能な半導体装置の提供を課題の一つとする。
【０００８】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくと
も一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在
を妨げるものではない。これら以外の課題は、明細書、図面、請求項などの記載から、自
ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題
を抽出することが可能である。
【課題を解決するための手段】
【０００９】
（１）
本発明の一態様は、記憶装置と、制御回路と、を有し、記憶装置は、第１記憶階層で動
作する第１記憶回路と、第２記憶階層で動作する第２記憶回路を有し、第１記憶階層は、
第２記憶階層よりもアクセス速度が速い階層であって、第１記憶回路は、第１容量素子と
、第１容量素子に保持される電荷を保持する機能を有する第１トランジスタと、を有し、
第２記憶回路は、第２トランジスタと、第２トランジスタのゲートに電気的に接続された
第２容量素子と、第２容量素子に保持される電荷を保持する機能を有する第３トランジス
タと、を有し、第１および第３トランジスタは、酸化物半導体を有する半導体層と、第１
ゲートと、第２ゲートと、を有し、制御回路は、第１トランジスタの第２ゲートに電圧を
入力することによって、第１記憶回路を第１記憶階層から第２記憶階層に変更する機能と
、第３のトランジスタの第２ゲートに電圧を入力することによって、第２記憶回路を第２
記憶階層から第１記憶階層に変更する機能と、を有する、半導体装置である。
【００１０】
（２）
また、本発明の一態様は、上記（１）の構成において、制御回路は、温度検知回路を有
し、温度検知回路は、記憶装置の周辺の温度に応じた補正電圧を出力する機能を有し、制
御回路は、第１及び第３トランジスタのそれぞれの第２ゲートに印加する電圧を、補正電
圧に応じて、変動させる機能を有する、半導体装置である。
（【００１１】以降は省略されています）

関連特許