特許ウォッチ

公開番号2024046762
公報種別公開特許公報(A)
公開日2024-04-04
出願番号2024010971,2021510571
出願日2024-01-29,2020-03-16
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 11/4091 20060101AFI20240328BHJP(情報記憶)
要約【課題】新規な半導体装置の提供。
【解決手段】半導体装置は、シリコン基板をチャネルに用いたトランジスタを複数有する駆動回路と、金属酸化物をチャネルに用いたトランジスタを複数有する第1トランジスタ層および第2トランジスタ層と、を有する。第1トランジスタ層および第2トランジスタ層は、シリコン基板上に設けられる。第1トランジスタ層は、第1トランジスタおよび第1キャパシタを有する第1メモリセルを有する。第1トランジスタは、第1ローカルビット線に電気的に接続される。第2トランジスタ層は、ゲートが第1ローカルビット線に電気的に接続された第2トランジスタと、第2トランジスタに電気的に接続された第1補正回路と、を有する。第1補正回路は、第1グローバルビット線に電気的に接続される。第1補正回路は、第2トランジスタのしきい値電圧に応じた電圧を第2トランジスタのゲートに保持させる機能を有する。
【選択図】図2
特許請求の範囲【請求項１】
第１トランジスタ層と、
前記第１トランジスタ層上に位置する領域を有する第２トランジスタ層と、を有し、
前記第１トランジスタ層は、ゲートがローカルビット線と電気的に接続された第１のトランジスタと、前記第１のトランジスタと電気的に接続された補正回路と、を有し、
前記第２トランジスタ層は、メモリセルを有し、
前記メモリセルは、前記ローカルビット線と電気的に接続され、
前記補正回路は、グローバルビット線と電気的に接続され、
前記補正回路は、前記第１のトランジスタのしきい値電圧に応じた電圧を前記第１のトランジスタのゲートに保持させる機能を有する、半導体装置。
続きを表示（約 300 文字）【請求項２】
請求項１において、
前記補正回路は、第２乃至第４のトランジスタを有し、
前記第２のトランジスタは、前記第１のトランジスタのゲートと前記第１のトランジスタのソースまたはドレインの一方との間の導通状態を制御する機能を有し、
前記第３のトランジスタは、前記第１のトランジスタのソースまたはドレインの他方と前記第１のトランジスタに電流を流すための電位が与えられた配線との間の導通状態を制御する機能を有し、
前記第４のトランジスタは、前記第１のトランジスタのソースまたはドレインの一方と、前記グローバルビット線との間の導通状態を制御する機能を有する、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書は、半導体装置等について説明する。
続きを表示（約 2,500 文字）【０００２】
本明細書において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【背景技術】
【０００３】
トランジスタに適用可能な半導体として金属酸化物が注目されている。“ＩＧＺＯ”、“イグゾー”などと呼ばれるＩｎ－Ｇａ－Ｚｎ酸化物は、多元系金属酸化物の代表的なものである。ＩＧＺＯに関する研究において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓａｌｉｇｎｅｄｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（例えば、非特許文献１）。
【０００４】
チャネル形成領域に金属酸化物半導体を有するトランジスタ（以下、「酸化物半導体トランジスタ」、または「ＯＳトランジスタ」と呼ぶ場合がある。）は、極小オフ電流であることが報告されている（例えば、非特許文献１、２）。ＯＳトランジスタが用いられた様々な半導体装置が作製されている（例えば、非特許文献３、４）。
【０００５】
ＯＳトランジスタの製造プロセスは、従来のＳｉトランジスタとのＣＭＯＳプロセスに組み込むことができ、ＯＳトランジスタはＳｉトランジスタに積層することが可能である。例えば特許文献１では、ＯＳトランジスタを有するメモリセルアレイの層をＳｉトランジスタが設けられた基板上に複数積層した構成について開示している。
【先行技術文献】
【特許文献】
【０００６】
米国特許出願公開第２０１２／００６３２０８号明細書
【非特許文献】
【０００７】
Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．，“ＰｒｏｐｅｒｔｉｅｓｏｆｃｒｙｓｔａｌｌｉｎｅＩｎ－Ｇａ－Ｚｎ－ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒａｎｄｉｔｓｔｒａｎｓｉｓｔｏｒｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，” Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５３，０４ＥＤ１８（２０１４）．
Ｋ．Ｋａｔｏｅｔａｌ．，“ＥｖａｌｕａｔｉｏｎｏｆＯｆｆ－ＳｔａｔｅＣｕｒｒｅｎｔＣｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＴｒａｎｓｉｓｔｏｒＵｓｉｎｇＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＭａｔｅｒｉａｌ，Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－ＺｉｎｃＯｘｉｄｅ，”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，０２１２０１（２０１２）．
Ｓ．Ａｍａｎｏｅｔａｌ．，“ＬｏｗＰｏｗｅｒＬＣＤｉｓｐｌａｙＵｓｉｎｇＩｎ－Ｇａ－Ｚｎ－ＯｘｉｄｅＴＦＴｓＢａｓｅｄｏｎＶａｒｉａｂｌｅＦｒａｍｅＦｒｅｑｕｅｎｃｙ，“ＳＩＤＳｙｍｐ．Ｄｉｇ．Ｐａｐｅｒｓ，ｖｏｌ．４１，ｐｐ．６２６－６２９（２０１０）．
Ｔ．Ｉｓｈｉｚｕｅｔａｌ．，“ＥｍｂｅｄｄｅｄＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＭｅｍｏｒｉｅｓ：ＡＫｅｙＥｎａｂｌｅｒｆｏｒＬｏｗ－ＰｏｗｅｒＵＬＳＩ，”ＥＣＳＴｒａｎ．，ｖｏｌ．７９，ｐｐ．１４９－１５６（２０１７）．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一形態は、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、製造コストの低減を図ることができる、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において低消費電力に優れた、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、装置の小型化を図ることができる、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、読みだされるデータの信頼性に優れた、新規な構成の半導体装置等を提供することを課題の一とする。
【０００９】
複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一形態は、例示した全ての課題を解決する必要はない。また、列記した以外の課題が、本明細書の記載から、自ずと明らかとなり、このような課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１０】
本発明の一態様は、シリコン基板をチャネルに用いたトランジスタを複数有する駆動回路と、金属酸化物をチャネルに用いたトランジスタを複数有する第１トランジスタ層および第２トランジスタ層と、を有し、第１トランジスタ層および第２トランジスタ層は、シリコン基板上に設けられ第１トランジスタ層は、第１トランジスタおよび第１キャパシタを有する第１メモリセルを有し、第１トランジスタは、第１ローカルビット線に電気的に接続され、第２トランジスタ層は、ゲートが第１ローカルビット線に電気的に接続された第２トランジスタと、第２トランジスタに電気的に接続された第１補正回路と、を有し、第１補正回路は、第１グローバルビット線に電気的に接続され、第１補正回路は、第２トランジスタのしきい値電圧に応じた電圧を第２トランジスタのゲートに保持させる機能を有する、半導体装置である。
（【００１１】以降は省略されています）

関連特許