特許ウォッチ

公開番号2024056760
公報種別公開特許公報(A)
公開日2024-04-23
出願番号2024014645,2023030779
出願日2024-02-02,2009-11-11
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 19/28 20060101AFI20240416BHJP(情報記憶)
要約【課題】論理回路等の1出力に作用する少なくとも2入力を持つ回路において、トランジスタの劣化に伴う回路の動作不良を抑制する。
【解決手段】論理回路等の1出力に作用する少なくとも2入力を持つ回路において、ある特定レベルの信号(Lレベル信号)を出力し続けるトランジスタにおいて、当該トランジスタを流れる電流の方向を入れ替える(反転させる)構成とする。つまり、トランジスタの第1の端子と第2の端子(ソース又はドレインとなる端子)に加わる電圧の大小関係を任意の期間毎に入れ替えることにより、ソースとドレインを任意の期間毎に切り替える構
成とする。具体的には、トランジスタを有する回路において、ある特定レベルの信号(Lレベル信号)を出力し続ける部分では、当該特定レベルの信号として、互いに異なる複数の電位を有するLレベル信号(任意の期間毎に電位が変化するLレベル信号)を用いる。
【選択図】図1
特許請求の範囲【請求項１】
複数段の回路を有し、
前記回路は、第１の配線に信号を供給する機能を有し、
前記回路は、第１のトランジスタ乃至第８のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の配線と常に導通しており、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と常に導通しており、
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と常に導通しており、
前記第２のトランジスタのソース又はドレインの他方は、前記第１の配線と常に導通しており、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと常に導通しており、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と常に導通しており、
前記第４のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのソース又はドレインの一方と常に導通しており、
前記第５のトランジスタのソース又はドレインの他方は、第４の配線と常に導通しており、
前記第５のトランジスタのゲートは、第５の配線と常に導通しており、
前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと常に導通しており、
前記第６のトランジスタのゲートは、第６の配線と常に導通しており、
前記第７のトランジスタのソース又はドレインの一方は、前記第３の配線と常に導通しており、
前記第７のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと常に導通しており、
前記第８のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートと常に導通しており、
前記第８のトランジスタのゲートは、第７の配線と常に導通しており、
前記第１の配線は、画素と常に導通しており、
前記第４の配線には、第１の信号が入力され、
前記第５の配線には、クロック信号が入力される、
半導体装置。
続きを表示（約 1,100 文字）【請求項２】
複数段の回路を有し、
前記回路は、第１の配線に信号を供給する機能を有し、
前記回路は、第１のトランジスタ乃至第８のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の配線と常に導通しており、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と常に導通しており、
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と常に導通しており、
前記第２のトランジスタのソース又はドレインの他方は、前記第１の配線と常に導通しており、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと常に導通しており、
前記第３のトランジスタのソース又はドレインの他方は、前記第４のトランジスタのソース又はドレインの一方と常に導通しており、
前記第４のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのソース又はドレインの一方と常に導通しており、
前記第５のトランジスタのソース又はドレインの他方は、第４の配線と常に導通しており、
前記第５のトランジスタのゲートは、第５の配線と常に導通しており、
前記第６のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと常に導通しており、
前記第６のトランジスタのゲートは、第６の配線と常に導通しており、
前記第７のトランジスタのソース又はドレインの一方は、前記第３の配線と常に導通しており、
前記第７のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと常に導通しており、
前記第８のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのゲートと常に導通しており、
前記第８のトランジスタのゲートは、第７の配線と常に導通しており、
前記第１の配線は、画素と常に導通しており、
前記第４の配線には、第１の信号が入力され、
前記第５の配線には、クロック信号が入力され、
前記第２のトランジスタのゲートが、少なくとも前記第６のトランジスタのチャネル形成領域を介して前記第６の配線と導通しているとき、前記第６の配線の電位が前記第２のトランジスタのゲートに与えられる、
半導体装置。
【請求項３】
請求項１または請求項２において、
前記第６の配線には、第２のクロック信号が供給される、
半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１のトランジスタ乃至前記第８のトランジスタは、全て同じ極性を有する、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
半導体装置に関し、特にトランジスタを用いて構成される半導体装置又はその動作方法に
関する。また、半導体装置を適用した表示装置及び当該表示装置を具備する電子機器に関
する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
近年、液晶表示装置や発光装置などの表示装置に関する開発が活発に進められている。特
に、絶縁体上に非単結晶半導体により形成されたトランジスタを用いて、画素回路やシフ
トレジスタ回路等を含む駆動回路（以下、内部回路という）を一体形成する技術は、低消
費電力化、低コスト化、信頼性の向上、狭額縁化等に大きく貢献するため、活発に開発が
進められている。絶縁体上に形成された内部回路は、ＦＰＣ（Ｆｌｅｘｉｂｌｅｐｒｉ
ｎｔｅｄｃｉｒｃｕｉｔ）等を介して絶縁体の外に配置されたコントローラＩＣ等（以
下、外部回路という）に接続され、その動作が制御されている。
【０００３】
また、絶縁体上に一体形成された内部回路として、非単結晶半導体のトランジスタを用い
て構成されるシフトレジスタ回路が考案されている（特許文献１参照）。
【０００４】
しかし、上記シフトレジスタ回路は、出力端子がフローティング状態になる期間があるた
め、ノイズが出力端子に発生しやすく、出力端子に発生したノイズによりシフトレジスタ
回路が誤動作するという問題を抱えていた。
【０００５】
上記問題点を解決するために、出力端子がフローティング状態にならないシフトレジスタ
回路が考案されている。例えば、特許文献２では、いわゆるスタティック駆動によって、
シフトレジスタ回路を動作することが提案されている。この場合、シフトレジスタ回路は
、出力端子がフローティング状態にならないため、出力端子に発生するノイズを減らすこ
とができる。
【先行技術文献】
【特許文献】
【０００６】
国際公開第９５／３１８０４号パンフレット
特開２００４－７８１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献２に示すようにスタティック駆動で動作させる場合、その動作期間が選択信
号を出力する選択期間と、非選択信号を出力する非選択期間とに分かれる。この動作期間
のうちほとんどの期間が非選択期間になる。選択信号が高電位（ハイレベル信号）である
場合には、非選択期間において、出力端子にトランジスタを介して非選択信号（低電位（
ロウレベル信号））を供給している。つまり、出力端子に低電位を供給するためのトラン
ジスタは、回路の動作期間のうちほとんどの期間においてオン状態となっている。
【０００８】
非単結晶半導体を用いて作製されるトランジスタは、オンしている時間や印加する電位に
したがって劣化することが知られている。トランジスタが劣化すると、例えば、しきい値
電圧がプラス側へシフトするしきい値電圧シフトが起こり、回路の動作不良が生じる問題
がある。
【０００９】
また、シフトレジスタ回路やラッチ回路等のデジタル回路は、画素やアナログスイッチ（
例えば、トランスファーゲート）等と違って電流が流れる向きが固定されている場合が多
い。つまり、トランジスタのソースとドレインが固定化されているため、ドレイン側に電
界が集中し、トランジスタが劣化しやすくなっている。
【００１０】
このような問題点に鑑み、トランジスタの劣化を低減することを目的の一とする。又は、
トランジスタの劣化に伴う回路の動作不良を抑制することを目的の一とする。又は、トラ
ンジスタを有する回路の信頼性を向上させることを目的の一とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許