特許ウォッチ

公開番号2024038908
公報種別公開特許公報(A)
公開日2024-03-21
出願番号2022143276
出願日2022-09-08
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 16/08 20060101AFI20240313BHJP(情報記憶)
要約【課題】読出し処理のレイテンシの増加を抑制する。
【解決手段】実施形態に係るメモリシステムは、第1～第5サブメモリ領域とコントローラとを備え、コントローラは、第1処理において第1サブメモリ領域に対応する第1電圧を算出し、第2処理において第4サブメモリ領域に対応する第2電圧を算出し、第1処理の前に、第1、第2、第4、及び第5サブメモリ領域の各々からデータを読出す際に第3電圧を用い、第3サブメモリ領域からデータを読出す際に、第3サブメモリ領域に対応する第4電圧を用い、第1処理の後、第2処理の前に、第1サブメモリ領域からデータを読出す際に第1電圧を用い、第2、第4、及び第5サブメモリ領域の各々からデータを読出す際に、第1電圧を用いて算出される第5電圧を用い、第2処理の後、第2及び第5サブメモリ領域の各々からデータを読出す際に、第2電圧を用いて算出される第6電圧を用いるように構成される。
【選択図】図5
特許請求の範囲【請求項１】
第１サブメモリ領域、第２サブメモリ領域、第３サブメモリ領域、第４サブメモリ領域、及び第５サブメモリ領域を含む不揮発性メモリと、
コントローラと、
を備え、
前記第１サブメモリ領域、前記第２サブメモリ領域、前記第３サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
第１処理において、前記第１サブメモリ領域に対応付けられる第１電圧を算出し、
前記第１処理の後の第２処理において、前記第４サブメモリ領域に対応付けられる第２電圧を算出し、
前記第１処理の前において、前記第１サブメモリ領域、前記第２サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々からデータを読出す際に、第３電圧を共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３サブメモリ領域に対応付けられる第４電圧を用い、
前記第１処理の後、前記第２処理の前において、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、前記第４サブメモリ領域、及び前記第５サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第５電圧を前記共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第４電圧を用い、
前記第２処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域及び前記第５サブメモリ領域の各々からデータを読出す際に、前記第２電圧を用いて算出される第６電圧を前記共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第４電圧を用い、前記第４サブメモリ領域からデータを読出す際に、前記第２電圧を用いる、
ように構成されるメモリシステム。
続きを表示（約 2,200 文字）【請求項２】
前記第１処理は、第１条件が満たされる際に実行され、
前記第１条件は、
前記第１サブメモリ領域にデータが書込まれたことと、
前記第１サブメモリ領域にデータが書込まれた後、第１時間が経過すること、温度が第１温度以上になること、及び前記第１サブメモリ領域からデータを読出した際のフェイルビット数が第１値以上であること、のうち少なくともいずれか１つと、
を含む、
請求項１記載のメモリシステム。
【請求項３】
外部からの指示によらない処理において、前記第１条件が満たされるかどうか判定される、
請求項２記載のメモリシステム。
【請求項４】
外部からの読出し処理の指示に基づいて、前記第１条件が満たされるかどうか判定される、
請求項２記載のメモリシステム。
【請求項５】
第１サブメモリ領域、第２サブメモリ領域、第３サブメモリ領域、第４サブメモリ領域、第５サブメモリ領域、及び第６サブメモリ領域を含む不揮発性メモリと、
コントローラと、
を備え、
前記第１サブメモリ領域、前記第２サブメモリ領域、前記第３サブメモリ領域、前記第４サブメモリ領域、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
第１処理において、前記第１サブメモリ領域に対応付けられる第１電圧を算出し、
第１処理の前において、前記第１サブメモリ領域、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、第２電圧を第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３サブメモリ領域に対応付けられる第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、第４電圧を第２共通電圧として用い、
第１処理において第１条件が満たされる場合に、前記第１処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第５電圧を前記第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、前記第４電圧を用い、
第１処理において第１条件が満たされない場合に、前記第１処理の後、前記第１サブメモリ領域からデータを読出す際に、前記第１電圧を用い、前記第２サブメモリ領域、及び前記第４サブメモリ領域の各々からデータを読出す際に、前記第２電圧を前記第１共通電圧として用い、前記第３サブメモリ領域からデータを読出す際に、前記第３電圧を用い、前記第５サブメモリ領域、及び前記第６サブメモリ領域の各々からデータを読出す際に、前記第１電圧を用いて算出される第６電圧を前記第２共通電圧として用いる、
ように構成されるメモリシステム。
【請求項６】
前記第１処理は、第２条件が満たされる際に実行され、
前記第２条件は、
前記第１サブメモリ領域にデータが書込まれたことと、
前記第１サブメモリ領域にデータが書込まれた後、第１時間が経過すること、温度が第１温度以上になること、及び前記第１サブメモリ領域からデータを読出した際のフェイルビット数が第１値以上であること、のうち少なくともいずれか１つと、
を含む、
請求項５記載のメモリシステム。
【請求項７】
前記第１条件は、
前記第１サブメモリ領域の位置に関する条件、
前記第１サブメモリ領域にデータが書込まれた際の温度に関する条件、
前記第１サブメモリ領域にデータが書込まれた際のステータスに関する条件、及び
前記第５電圧又は前記第６電圧が第１の電圧範囲にあること、
のうち少なくともいずれか１つ、
を含む、
請求項６記載のメモリシステム。
【請求項８】
外部からの指示によらない処理において、前記第２条件が満たされるかどうか判定される、
請求項６又は請求項７記載のメモリシステム。
【請求項９】
外部からの読出し処理の指示に基づいて、前記第２条件が満たされるかどうか判定される、
請求項６又は請求項７記載のメモリシステム。
【請求項１０】
第１メモリ領域及び第２メモリ領域を含む不揮発性メモリと、
コントローラと、
を備え、
前記第１メモリ領域及び前記第２メモリ領域の各々は複数のサブメモリ領域を含み、前記複数のサブメモリ領域の各々は複数のメモリセルを含み、
前記コントローラは、
前記第１メモリ領域に含まれる前記複数のサブメモリ領域の各々からデータを読出す際に、前記第１メモリ領域に対応付けられる第１共通電圧を用い、
前記第２メモリ領域に含まれる前記複数のサブメモリ領域の各々からデータを読出す際に、前記第２メモリ領域に対応付けられ、かつ前記第１共通電圧とは独立な第２共通電圧を用いる、
ように構成されるメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、メモリシステムに関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
データを不揮発に記憶することが可能な不揮発性メモリと、当該不揮発性メモリを制御するコントローラと、を備えるメモリシステムが知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－０１９０１５０号公報
米国特許第１１２５０９１８号明細書
米国特許第１１１２０８８２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
読出し処理のレイテンシの増加を抑制する。
【課題を解決するための手段】
【０００５】
実施形態に係るメモリシステムは、第１サブメモリ領域、第２サブメモリ領域、第３サブメモリ領域、第４サブメモリ領域、及び第５サブメモリ領域を含む不揮発性メモリと、コントローラと、を備え、上記第１サブメモリ領域、上記第２サブメモリ領域、上記第３サブメモリ領域、上記第４サブメモリ領域、及び上記第５サブメモリ領域の各々は複数のメモリセルを含み、上記コントローラは、第１処理において、上記第１サブメモリ領域に対応付けられる第１電圧を算出し、上記第１処理の後の第２処理において、上記第４サブメモリ領域に対応付けられる第２電圧を算出し、上記第１処理の前において、上記第１サブメモリ領域、上記第２サブメモリ領域、上記第４サブメモリ領域、及び上記第５サブメモリ領域の各々からデータを読出す際に、第３電圧を共通電圧として用い、上記第３サブメモリ領域からデータを読出す際に、上記第３サブメモリ領域に対応付けられる第４電圧を用い、上記第１処理の後、上記第２処理の前において、上記第１サブメモリ領域からデータを読出す際に、上記第１電圧を用い、上記第２サブメモリ領域、上記第４サブメモリ領域、及び上記第５サブメモリ領域の各々からデータを読出す際に、上記第１電圧を用いて算出される第５電圧を上記共通電圧として用い、上記第３サブメモリ領域からデータを読出す際に、上記第４電圧を用い、上記第２処理の後、上記第１サブメモリ領域からデータを読出す際に、上記第１電圧を用い、上記第２サブメモリ領域及び上記第５サブメモリ領域の各々からデータを読出す際に、上記第２電圧を用いて算出される第６電圧を上記共通電圧として用い、上記第３サブメモリ領域からデータを読出す際に、上記第４電圧を用い、上記第４サブメモリ領域からデータを読出す際に、上記第２電圧を用いる。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステム及びホスト機器を含むメモリシステムの構成の一例を示すブロック図。
第１実施形態に係る不揮発性メモリの構成の一例を説明するためのブロック図。
第１実施形態に係る不揮発性メモリの備えるメモリセルアレイの回路構成の一例を示す回路図。
第１実施形態に係るメモリシステムにおけるメモリセルトランジスタの閾値電圧分布の一例を示す模式図。
第１実施形態に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図。
第１実施形態に係るメモリシステムの揮発性メモリが記憶する共通読出し電圧情報の一例を示す図。
第１実施形態の第１動作例に係る第１処理を説明するためのフローチャート。
第１実施形態の第１動作例に係る第２処理を説明するためのフローチャート。
第１実施形態の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
第１実施形態の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
第１実施形態の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
第１実施形態の第１動作例に係るトラッキングリード処理の一例を説明するための模式図。
第１実施形態の第１動作例に係る補正量算出処理の一例を説明するための模式図。
第１実施形態の第２動作例に係る第２処理を説明するためのフローチャート。
第１実施形態の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
第１実施形態の第３動作例に係る読出し処理を説明するためのフローチャート。
第１実施形態の第１変形例に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図。
第１実施形態の第１変形例の第１動作例に係る書込み処理を含む全体動作を説明するためのフローチャート。
第１実施形態の第１変形例の第１動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作を説明するためのフローチャート。
第１実施形態の第１変形例の第２動作例に係る書込み処理を含む全体動作における読出し電圧情報の更新の一例を説明するための図。
第１実施形態の第２変形例に係るメモリシステムの揮発性メモリが記憶するブロック毎の読出し電圧情報の一例を示す図。
第１実施形態の第２変形例の第１動作例に係るメモリシステムにおいて、複数の共通読出し電圧の識別子のうち、ブロックに対応する共通読出し電圧の識別子を付与する動作を説明するためのフローチャート。
第１実施形態の第２変形例の第１動作例における読出し電圧情報の更新の一例を説明するための図。
第１実施形態の第２変形例の第２動作例に係る第１処理を説明するためのフローチャート。
第１実施形態の第２変形例の第２動作例に係る第２処理を説明するためのフローチャート。
第１実施形態の第２変形例の第２動作例における読出し電圧情報の更新の一例を説明するための図。
第２実施形態に係る不揮発性メモリの構成の一例を説明するためのブロック図。
第２実施形態の動作例に係るメモリシステムにおけるパトロール処理を説明するためのフローチャート。
第２実施形態に係る読出し電圧の更新処理を説明するためのフローチャート。
第２実施形態の第１変形例に係るメモリシステムにおけるパトロール処理を説明するためのフローチャート。
第２実施形態の第１変形例に係るメモリシステムの読出し電圧の更新処理を含む一連の動作を説明するためのフローチャート。
第２実施形態の第２変形例に係るメモリシステムを用いたパトロール処理における読出し電圧の更新処理のリストに加える処理を示すフローチャート。
第２実施形態の第２変形例に係るメモリシステムの読出し電圧の更新処理を含む一連の動作を説明するためのフローチャート。
第２実施形態の第３変形例に係るメモリシステムを用いたホスト読出し処理を説明するためのフローチャート。
第２実施形態の第４変形例に係るメモリシステムを用いたホスト読出し処理を説明するためのフローチャート。
第２実施形態の第５変形例に係るメモリシステムを用いたパトロール処理における読出し電圧の更新処理のリストに加える処理を示すフローチャート。
【発明を実施するための形態】
【０００７】
以下に、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。
【０００８】
なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。同様の構成を有する要素同士を特に区別する場合、同一符号の末尾に、互いに異なる文字又は数字を付加する場合がある。
【０００９】
１第１実施形態
１．１構成
以下では、不揮発性メモリを含むメモリシステムについて説明する。
【００１０】
１．１．１メモリシステム
まず、メモリシステムを含む構成について、図１を用いて説明する。図１は、第１実施形態に係るメモリシステム及びホスト機器を含むメモリシステムの構成の一例を示すブロック図である。
（【００１１】以降は省略されています）

関連特許