特許ウォッチ

公開番号2024044495
公報種別公開特許公報(A)
公開日2024-04-02
出願番号2022150047
出願日2022-09-21
発明の名称メモリシステムおよび不揮発性メモリ
出願人キオクシア株式会社
代理人弁理士法人スズエ国際特許事務所
主分類G11C 16/08 20060101AFI20240326BHJP(情報記憶)
要約【課題】応答性能を向上させること。
【解決手段】メモリシステムは、不揮発性メモリおよびコントローラを備える。不揮発性メモリは、メモリセルアレイと、メモリセルアレイ内の記憶領域を指定するアドレスの特性を示す特性情報を含む第1テーブルデータを格納するレジスタと、を含む。コントローラは、不揮発性メモリを制御する。不揮発性メモリは、コントローラからアドレスを示すアドレス情報を受信した場合、特性情報を、レジスタ内の第1テーブルデータから読み出してコントローラに送信する。コントローラは、不揮発性メモリから特性情報を受信した場合、受信した特性情報に基づいて、アドレスに対する要求に応答する応答動作を実行する。
【選択図】図3
特許請求の範囲【請求項１】
メモリセルアレイと、前記メモリセルアレイ内の記憶領域を指定するアドレスの特性を示す特性情報を含む第１テーブルデータを格納するレジスタと、を含む不揮発性メモリと、
前記不揮発性メモリを制御するコントローラと、を具備し、
前記不揮発性メモリは、前記コントローラから前記アドレスを示すアドレス情報を受信した場合、前記特性情報を、前記レジスタ内の前記第１テーブルデータから読み出して前記コントローラに送信し、
前記コントローラは、前記不揮発性メモリから前記特性情報を受信した場合、前記受信した特性情報に基づいて、前記アドレスに対する要求に応答する応答動作を実行する、
メモリシステム。
続きを表示（約 1,600 文字）【請求項２】
前記不揮発性メモリは、電源がオフされる時に前記レジスタ内の前記第１テーブルデータを前記メモリセルアレイに格納し、電源がオンされると前記メモリセルアレイ内の前記第１テーブルデータを前記レジスタにロードする、
請求項１に記載のメモリシステム。
【請求項３】
前記コントローラは、前記応答動作を実行する設定に関する設定情報を含む第２テーブルデータを保持し、前記第２テーブルデータを用いて、前記受信した特性情報により示される前記設定情報を特定し、前記特定した設定情報に基づく前記応答動作を実行する、
請求項１に記載のメモリシステム。
【請求項４】
前記コントローラは、前記特定した設定情報に基づく前記応答動作と異なる応答動作を実行した場合、前記受信した特性情報を、前記異なる応答動作に基づき更新し、前記更新した特性情報を前記不揮発性メモリに送信し、
前記不揮発性メモリは、前記コントローラから前記更新した特性情報を受信した場合、前記更新した特性情報を、前記レジスタ内の前記第１テーブルデータに反映させる、
請求項３に記載のメモリシステム。
【請求項５】
前記コントローラは、前記記憶領域に格納されたデータを読み出す読み出し要求を受信した場合、前記アドレスを示すアドレス情報を前記不揮発性メモリに送信し、
前記不揮発性メモリは、前記読み出し要求に応じて前記コントローラから送信されたアドレス情報を受信した場合、前記アドレスの書き込み特性を示す前記特性情報を前記第１テーブルデータから読み出して前記コントローラに送信する、
請求項１に記載のメモリシステム。
【請求項６】
前記コントローラは、前記アドレスの書き込み特性に応じた読み出し動作を実行する設定に関する設定情報を含む第２テーブルデータを保持し、前記第２テーブルデータを用いて、前記受信した特性情報により示される前記アドレスの書き込み特性に対応する設定情報を特定し、前記特定した設定情報に基づく読み出し動作を実行する、
請求項５に記載のメモリシステム。
【請求項７】
前記コントローラは、前記記憶領域にデータを書き込む書き込み要求を受信した場合、前記アドレスを示すアドレス情報を前記不揮発性メモリに送信し、
前記不揮発性メモリは、前記書き込み要求に応じて前記コントローラから送信されたアドレス情報を受信すると、前記アドレスの読み出し特性を示す前記特性情報を前記第１テーブルデータから読み出して前記コントローラに送信する、
請求項１に記載のメモリシステム。
【請求項８】
前記コントローラは、前記アドレスの読み出し特性に応じた書き込み動作を実行する設定に関する設定情報を含む第２テーブルデータを保持し、前記第２テーブルデータを用いて、前記受信した特性情報により示される前記アドレスの読み出し特性に対応する設定情報を特定し、前記特定した設定情報に基づく書き込み動作を実行する、
請求項７に記載のメモリシステム。
【請求項９】
前記コントローラは、ホスト装置に接続される、
請求項１に記載のメモリシステム。
【請求項１０】
コントローラに接続される入出力回路と、
データを格納するメモリセルアレイと、
前記メモリセルアレイ内の記憶領域を指定するアドレスの特性を示す特性情報を含む第１テーブルデータを格納するレジスタと、を具備し、
前記入出力回路は、前記コントローラから前記アドレスを示すアドレス情報を受信すると、前記アドレスに対応する特性情報を、前記レジスタ内の前記第１テーブルデータから読み出して前記コントローラに送信する、
不揮発性メモリ。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、メモリシステムおよび不揮発性メモリに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
不揮発性メモリとして、ＮＡＮＤ型フラッシュメモリが知られている。このようなＮＡＮＤ型フラッシュメモリの特定のアドレスからデータを読み出す場合、ＮＡＮＤ型フラッシュメモリを制御するメモリコントローラは、当該特定のアドレスの特性を考慮することなく、ある一定の読み出し動作を実行することで、当該特定のアドレスからデータを読み出す。同様に、ＮＡＮＤ型フラッシュメモリの特定のアドレスにデータを書き込む場合、メモリコントローラは、当該特定のアドレスの特性を考慮することなく、ある一定の書き込み動作を実行することで、当該特定のアドレスにデータを書き込む。
【０００３】
しかしながら、ＮＡＮＤ型フラッシュメモリの各アドレスはそれぞれ異なる特性を有することがある。
【先行技術文献】
【特許文献】
【０００４】
特開２００２－２８８９８８号公報
特開２０１２－２０３９５７号公報
米国特許第１００５５２９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一実施形態が解決しようとする課題は、応答性能を向上させることが可能なメモリシステムおよび不揮発性メモリを提供することである。
【課題を解決するための手段】
【０００６】
一実施形態によれば、メモリシステムは、不揮発性メモリおよびコントローラを備える。前記不揮発性メモリは、メモリセルアレイと、前記メモリセルアレイ内の記憶領域を指定するアドレスの特性を示す特性情報を含む第１テーブルデータを格納するレジスタと、を含む。前記コントローラは、前記不揮発性メモリを制御する。前記不揮発性メモリは、前記コントローラから前記アドレスを示すアドレス情報を受信した場合、前記特性情報を、前記レジスタ内の前記第１テーブルデータから読み出して前記コントローラに送信する。前記コントローラは、前記不揮発性メモリから前記特性情報を受信した場合、前記受信した特性情報に基づいて、前記アドレスに対する要求に応答する応答動作を実行する。
【図面の簡単な説明】
【０００７】
一実施形態に係るメモリシステムの構成例を示すブロック図。
同実施形態に係るメモリチップの構成例を示すブロック図。
同実施形態に係るメモリシステムにおける読み出し動作の説明図。
同実施形態に係る書き込み特性管理テーブルの説明図。
同実施形態に係る読み出し動作設定テーブルの説明図。
図３に示す読み出し動作のメモリコントローラ側の動作説明図。
図６に示すステップＳ６の詳細なフローチャート。
同実施形態に係るメモリシステムにおける書き込み動作の説明図。
同実施形態に係る読み出し特性管理テーブルの説明図。
同実施形態に係る書き込み動作設定テーブルの説明図。
図８に示す書き込み動作のメモリコントローラ側フローチャート。
図１１に示すステップＳ１６の処理の詳細なフローチャート。
同実施形態に係るメモリシステムにおける読み出し動作または書き込み動作の別の例の説明図。
同実施形態に係る特性管理テーブルの説明図。
同実施形態に係る動作設定テーブルの説明図。
同実施形態に係るメモリシステムにおける更新処理の説明図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、実施形態を説明する。
図１は、一実施形態に係るメモリシステムの構成例を示すブロック図である。メモリシステム１は、不揮発性メモリ１０と、メモリコントローラ２０と、バッファメモリ３０と、を備える。メモリシステム１は、外部のホスト装置２に接続され、ホスト装置２からの要求に応じて各種動作を実行し得る。
【０００９】
不揮発性メモリ１０は、１つまたは複数のメモリチップ１０＿０、１０＿１、１０＿２、・・・、１０＿ｎ（但し、ｎは０以上の自然数である）を含む。メモリチップ１０＿ｎは、複数のメモリセルを備え、データを不揮発に記憶する。不揮発性メモリ１０の一例は、ＮＡＮＤ型フラッシュメモリである。以下では、不揮発性メモリ１０を、ＮＡＮＤメモリ１０と称して説明する。なお、ＮＡＮＤメモリ１０の詳細な構成は後述する。
【００１０】
メモリコントローラ２０は、ＮＡＮＤバスを介してＮＡＮＤメモリ１０に接続される。ＮＡＮＤバスは、ＮＡＮＤインタフェースに従ったバスである。メモリコントローラ２０は、ホストバスを介してホスト装置２に接続される。メモリコントローラ２０は、ＮＡＮＤメモリ１０を制御する。メモリコントローラ２０は、ホスト装置２から受信した要求に応答して、ＮＡＮＤメモリ１０にアクセスする。ここで、アクセスとは、ＮＡＮＤメモリ１０からデータを読み出したり、ＮＡＮＤメモリ１０へデータを書き込んだりすることを指す。
（【００１１】以降は省略されています）

関連特許