特許ウォッチ

公開番号2024052518
公報種別公開特許公報(A)
公開日2024-04-11
出願番号2023113772
出願日2023-07-11
発明の名称メモリデバイスにおける高性能検証技術
出願人サンディスクテクノロジーズエルエルシー
代理人個人
主分類G11C 16/10 20060101AFI20240404BHJP(情報記憶)
要約【課題】初期プログラミング電圧を、オーバープログラミングが起こり得るような高レベルに単に設定することなくプログラミング性能を向上させる。
【解決手段】メモリデバイスは、複数のプログラムループにおいて、少なくとも1つのメモリブロックのメモリセルをプログラムする制御回路を含む。制御回路は、メモリデバイスにユーザデータを書き込むためのコマンドを受信し、複数のワードラインのうちの選択されたワードラインの少なくとも一部分に対して、スマート検証動作を実行してスマート検証プログラミング電圧を取得し、スマート検証プログラミング電圧を取得した後、複数のプログラムループにおいて、ユーザデータとスマート検証プログラミング電圧に対応するデータとを含むように、選択されたワードラインのメモリセルをプログラムする。
【選択図】図16
特許請求の範囲【請求項１】
メモリデバイスをプログラムする方法であって、
前記メモリデバイスにユーザデータを書き込むためのコマンドを受信するステップと、
複数のワードラインに配置されている複数のメモリセルを含む少なくとも１つのメモリブロックを準備するステップと、
前記複数のワードラインのうちの選択されたワードラインの少なくとも一部分に対して、スマート検証動作を実行してスマート検証プログラミング電圧を取得するステップと、
前記スマート検証プログラミング電圧が取得された後、複数のプログラムループにおいて、前記ユーザデータと前記スマート検証プログラミング電圧に対応するデータとを含むように、前記選択されたワードラインの前記メモリセルをプログラムするステップと、を含む、方法。
続きを表示（約 1,500 文字）【請求項２】
前記選択されたワードラインが、複数のストリングを含み、前記スマート検証動作を実行して前記スマート検証プログラミング電圧を取得する前記ステップが、前記複数のストリングのうちの第１のストリングのみに対するものであり、前記選択されたワードラインの前記メモリセルをプログラムする前記ステップが、前記スマート検証プログラミング電圧に対応する前記データを、前記選択されたワードラインの前記第１のストリングの前記メモリセルにプログラムすることを含む、請求項１に記載の方法。
【請求項３】
前記スマート検証プログラミング電圧を初期プログラミング電圧として使用して、複数のプログラムループにおいて、前記選択されたワードラインの他のストリングのメモリセルに前記ユーザデータをプログラムするステップを更に含む、請求項２に記載の方法。
【請求項４】
前記メモリブロックの前記ワードラインの各々が、前記複数のストリングを含み、前記ワードラインの各々の前記第１のストリングに対して前記スマート検証動作を実行して、各ワードラインに前記スマート検証プログラミング電圧を取得するステップと、各ワードラインの前記スマート検証プログラミング電圧に対応するデータ内に、そのワードラインの前記第１のストリングの前記メモリセルにプログラムするステップと、を更に含む、請求項２に記載の方法。
【請求項５】
前記選択されたワードラインの前記第１のストリングの前記メモリセルにプログラムされる前記スマート検証プログラミング電圧が、複数のプログラムループにおいて、少なくとも１つの追加のワードラインをプログラムするときの前記初期プログラミング電圧である、請求項２に記載の方法。
【請求項６】
前記スマート検証プログラミング電圧に対応する前記データを含むようにプログラムされる前記第１のストリングの前記メモリセルが、メモリセル当たり１ビット（ＳＬＣ）の記憶方式にプログラムされる、請求項２に記載の方法。
【請求項７】
前記ユーザデータを含むようにプログラムされる前記第１のストリングの前記メモリセルが、メモリセル当たり１ビット以上の記憶方式にプログラムされる、請求項６に記載の方法。
【請求項８】
前記スマート検証プログラミング電圧に対応し、前記第１のストリングの前記メモリセルにプログラムされる前記データが、１バイト以下のデータである、請求項２に記載の方法。
【請求項９】
前記メモリデバイスが、３バイト以下のデータを含むことができるＮＡＮＤレジスタを有する、請求項１に記載の方法。
【請求項１０】
メモリデバイスであって、
複数のワードラインに配置されている複数のメモリセルを含む少なくとも１つのメモリブロックと、
複数のプログラムループにおいて、前記少なくとも１つのメモリブロックの前記メモリセルをプログラムするように構成された制御回路と、を備え、前記制御回路が、
前記メモリデバイスにユーザデータを書き込むためのコマンドを受信し、
前記複数のワードラインのうちの選択されたワードラインの少なくとも一部分に対して、スマート検証動作を実行してスマート検証プログラミング電圧を取得し、
前記スマート検証プログラミング電圧が取得された後に、複数のプログラムループにおいて、前記ユーザデータと前記スマート検証プログラミング電圧に対応するデータとを含むように、前記選択されたワードラインの前記メモリセルをプログラムする、ように構成されている、メモリデバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、概して、メモリデバイスに関し、より具体的には、プログラミング動作中にメモリセルの閾値電圧を検証するための技術に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
関連技術
半導体メモリは、セルラー電話、デジタルカメラ、パーソナルデジタルアシスタント、電子医療機器、モバイルコンピューティングデバイス、サーバ、ソリッドステートドライブ、非モバイルコンピューティングデバイス、及び他のデバイスなどの様々な電子デバイスに広く使用されている。半導体メモリは、不揮発性メモリ又は揮発性メモリを含むことがある。不揮発性メモリにより、不揮発性メモリが電源、例えば、電池に接続されていないときでも、情報を記憶及び保持することが可能になる。
【０００３】
ＮＡＮＤメモリデバイスは、複数のメモリブロックを有するチップを含み、メモリブロックの各々は、複数のワードラインに配置されたメモリセルのアレイを含む。データを保持するようにワードラインのメモリセルをプログラムすることは、典型的には、複数のプログラムループにおいて行われ、プログラムループの各々は、ワードラインの制御ゲートへのプログラミングパルスの印加と、任意選択で、プログラムされているメモリセルの閾値電圧を感知するための検証動作と、を含む。多くのプログラミング技術では、プログラミングパルスは、第１のプログラムループにおいて初期プログラミング電圧を有し、次いで、プログラミングパルスの電圧は、プログラミングが完了するまで、プログラムループ間で増分的に増加する。初期プログラミング電圧の最適値は、チップ内の複数のメモリブロックにわたって変化し、単一のメモリブロックのワードライン間でも変化し得る。初期プログラミング電圧が、過度に高く設定される場合、いくつかのメモリセルのオーバープログラミングが起こる可能性があるが、初期プログラミング電圧が、過度に低く設定される場合、プログラミング性能が低下することがある。
【０００４】
初期プログラミング電圧を、オーバープログラミングが起こり得るような高レベルに単に設定することなくプログラミング性能を向上させる１つのアプローチが、メモリブロックにおいてプログラミング動作が始まるときに、スマート検証動作を実施することである。スマート検証動作は、複数のスマート検証プログラミングループを含み、その各々は、プログラミングパルス及び検証動作を含む。各スマート検証プログラミングループの検証動作中に、所定の検証電圧よりも大きい閾値電圧を有するメモリセルの数が、決定されて、目標と比較される。検証動作が合格である場合、最後のプログラミングパルスの電圧が、チップのＮＡＮＤレジスタに記憶され、メモリブロックにおける後続のプログラミング動作のための初期プログラミング電圧として使用される。しかしながら、ＮＡＮＤレジスタは、典型的には、チップ内の全てのメモリブロックのための最適な初期プログラミング電圧の全てを保持することができない。
【発明の概要】
【０００５】
本開示の一態様は、メモリデバイスをプログラムする方法に関する。方法は、ユーザデータをメモリデバイスに書き込むためのコマンドを受信するステップを含む。方法は、複数のワードラインに配置されている複数のメモリセルを含む少なくとも１つのメモリブロックを準備するステップに進む。複数のワードラインのうちの選択されたワードラインの少なくとも一部分に対して、方法は、スマート検証動作を実行してスマート検証プログラミング電圧を取得するステップに進む。スマート検証プログラミング電圧が取得された後、複数のプログラムループにおいて、方法は、ユーザデータとスマート検証プログラミング電圧に対応するデータとを含むように、選択されたワードラインのメモリセルをプログラムするステップに続く。
【０００６】
本開示の別の態様によれば、選択されたワードラインは、複数のストリングを含み、スマート検証動作を実行してスマート検証プログラミング電圧を取得するステップは、複数のストリングのうちの第１のストリングのみに対するものである。選択されたワードラインのメモリセルをプログラムするステップは、スマート検証プログラミング電圧に対応するデータを、選択されたワードラインの第１のストリングのメモリセルにプログラムすることを含む。
【０００７】
本開示の更に別の態様によれば、方法は、スマート検証プログラミング電圧を初期プログラミング電圧として使用して、複数のプログラムループにおいて、選択されたワードラインの他のストリングのメモリセルにユーザデータをプログラムするステップを更に含む。
【０００８】
本開示の更に別の態様によれば、メモリブロックのワードラインの各々は、複数のストリングを含む。方法は、ワードラインの各々の第１のストリングに対してスマート検証動作を実行して、各ワードラインにスマート検証プログラミング電圧を取得するステップと、各ワードラインのスマート検証プログラミング電圧に対応するデータを、そのワードラインの第１のストリングのメモリセルにプログラムするステップと、を更に含む。
【０００９】
本開示の更なる一態様によれば、選択されたワードラインの第１のストリングのメモリセルにプログラムされるスマート検証プログラミング電圧は、複数のプログラムループにおいて、少なくとも１つの追加のワードラインをプログラムするときの初期プログラミング電圧である。
【００１０】
本開示のなお更なる一態様によれば、スマート検証プログラミング電圧に対応するデータを含むようにプログラムされる第１のストリングのメモリセルは、メモリセル当たり１ビット（ＳＬＣ）の記憶方式にプログラムされる。
（【００１１】以降は省略されています）

関連特許