特許ウォッチ

公開番号2024044223
公報種別公開特許公報(A)
公開日2024-04-02
出願番号2022149626
出願日2022-09-20
発明の名称半導体記憶装置及びその製造方法
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類G11C 29/00 20060101AFI20240326BHJP(情報記憶)
要約【課題】好適に製造可能な半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、積層方向に積層され、第1メモリダイ及び第2メモリダイを含む複数のメモリダイと、第1メモリダイに電源電圧を供給可能な第1電圧供給線と、第1電圧供給線に接続された第1スイッチ素子と、第2メモリダイに電源電圧を供給可能な第2電圧供給線と、第2電圧供給線に接続された第2スイッチ素子と、第1スイッチ素子を介して第1電圧供給線に電気的に接続され第2スイッチ素子を介して第2電圧供給線に電気的に接続された電源配線と、を備える。第1電圧供給線は、第1メモリダイに接続され、第2メモリダイに接続されていない。第2電圧供給線は、第2メモリダイに接続され、第1メモリダイに接続されていない。第1スイッチ素子及び第2スイッチ素子は、独立して制御可能に構成されている。
【選択図】図5
特許請求の範囲【請求項１】
積層方向に積層され、第１メモリダイ及び第２メモリダイを含む複数のメモリダイと、
前記第１メモリダイに接続され、前記第２メモリダイに接続されておらず、前記第１メモリダイに電源電圧を供給可能な第１電圧供給線と、
前記第１電圧供給線に接続された第１スイッチ素子と、
前記第２メモリダイに接続され、前記第１メモリダイに接続されておらず、前記第２メモリダイに前記電源電圧を供給可能な第２電圧供給線と、
前記第２電圧供給線に接続された第２スイッチ素子と、
前記第１スイッチ素子を介して前記第１電圧供給線に電気的に接続され、前記第２スイッチ素子を介して前記第２電圧供給線に電気的に接続された電源配線と
を備え、
前記第１スイッチ素子及び前記第２スイッチ素子が、独立して制御可能に構成されている
半導体記憶装置。
続きを表示（約 1,500 文字）【請求項２】
前記複数のメモリダイは、それぞれ、複数のボンディングパッド電極を備え、
前記第１電圧供給線は、前記複数のボンディングパッド電極のうちの１つであり、前記第１メモリダイに含まれるものに接続された第１ボンディングワイヤであり、
前記第２電圧供給線は、前記複数のボンディングパッド電極のうちの１つであり、前記第２メモリダイに含まれるものに接続された第２ボンディングワイヤである
請求項１記載の半導体記憶装置。
【請求項３】
基板を更に備え、
前記基板は、
前記第１ボンディングワイヤに接続された第１ボンディングパッド電極と、
前記第２ボンディングワイヤに接続された第２ボンディングパッド電極と
を備え、
前記第１ボンディングパッド電極及び前記第２ボンディングパッド電極は、前記第１メモリダイ及び前記第２メモリダイに対して、前記積層方向と交差する第１方向の一方側に設けられている
請求項２記載の半導体記憶装置。
【請求項４】
前記第１ボンディングワイヤの前記積層方向から見た延伸方向は、前記第２ボンディングワイヤの前記積層方向から見た延伸方向と異なる
請求項３記載の半導体記憶装置。
【請求項５】
基板を更に備え、
前記基板は、
前記第１ボンディングワイヤに接続された第１ボンディングパッド電極と、
前記第２ボンディングワイヤに接続された第２ボンディングパッド電極と
を備え、
前記第１ボンディングパッド電極は、前記第１メモリダイに対して、前記積層方向と交差する第１方向の一方側に設けられ、
前記第２ボンディングパッド電極は、前記第２メモリダイに対して、前記第１方向の他方側に設けられている
請求項２記載の半導体記憶装置。
【請求項６】
前記第１ボンディングワイヤ及び前記第２ボンディングワイヤは、前記積層方向から見て、前記第１方向に延伸する
請求項５記載の半導体記憶装置。
【請求項７】
前記第１スイッチ素子及び前記第２スイッチ素子に電気的に接続されたスイッチ制御回路と、
前記第１メモリダイ、前記第２メモリダイ及び前記スイッチ制御回路に電気的に接続された第１信号供給線と、
前記第１メモリダイ、前記第２メモリダイ及び前記スイッチ制御回路に電気的に接続された第２信号供給線と
を備える請求項１記載の半導体記憶装置。
【請求項８】
前記第１信号供給線は、前記スイッチ制御回路を制御するイネーブル信号を転送し、
前記第２信号供給線は、前記複数のメモリダイの少なくとも１つに対応するアドレス信号を転送する
請求項７記載の半導体記憶装置。
【請求項９】
前記複数のメモリダイに電気的に接続されたコントローラダイを備え、
前記コントローラダイは、前記第１スイッチ素子及び前記第２スイッチ素子に電気的に接続されている
請求項１記載の半導体記憶装置。
【請求項１０】
前記複数のメモリダイは、第３メモリダイ及び第４メモリダイを含み、
前記第１電圧供給線は、前記第３メモリダイに接続され、前記第４メモリダイに接続されておらず、前記第３メモリダイに前記電源電圧を供給可能であり、
前記第２電圧供給線は、前記第４メモリダイに接続され、前記第３メモリダイに接続されておらず、前記第４メモリダイに前記電源電圧を供給可能である
請求項１記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体記憶装置及びその製造方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
実装基板と、実装基板に積層方向に積層された複数のメモリダイと、これら複数のメモリダイに電気的に接続され、これら複数のメモリダイに電源電圧を供給可能なボンディングワイヤ等の電圧供給線と、を備える半導体記憶装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－０９１９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適に製造可能な半導体記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態に係る半導体記憶装置は、積層方向に積層され、第１メモリダイ及び第２メモリダイを含む複数のメモリダイと、第１メモリダイに電源電圧を供給可能な第１電圧供給線と、第１電圧供給線に接続された第１スイッチ素子と、第２メモリダイに電源電圧を供給可能な第２電圧供給線と、第２電圧供給線に接続された第２スイッチ素子と、第１スイッチ素子を介して第１電圧供給線に電気的に接続され第２スイッチ素子を介して第２電圧供給線に電気的に接続された電源配線と、を備える。第１電圧供給線は、第１メモリダイに接続され、第２メモリダイに接続されていない。第２電圧供給線は、第２メモリダイに接続され、第１メモリダイに接続されていない。第１スイッチ素子及び第２スイッチ素子は、独立して制御可能に構成されている。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステム１０の構成を示す模式的なブロック図である。
第１実施形態に係るメモリパッケージＰＫＧの構成例を示す模式的な側面図である。
同構成例を示す模式的な平面図である。
同構成例を示す模式的な平面図である。
同メモリパッケージＰＫＧの一部の構成を示す模式的なブロック図である。
第１実施形態に係る半導体記憶装置のスイッチ動作について説明するための模式的な波形図である。
第１実施形態に係る半導体記憶装置のスイッチ動作について説明するための模式的な波形図である。
第１実施形態に係る半導体記憶装置のスイッチ動作について説明するための模式的な波形図である。
待機電流の大きいメモリダイＭＤの特定方法について説明するための模式的なフローチャートである。
待機電流の大きいメモリダイＭＤの他の特定方法について説明するための模式的なフローチャートである。
メモリパッケージＰＫＧの製造工程において、出荷前に行われるテスト方法について説明するための模式的なフローチャートである。
同テスト方法について説明するための模式的なフローチャートである。
第２実施形態に係るメモリシステム２０の構成を示す模式的なブロック図である。
第２実施形態に係るメモリパッケージＰＫＧ２の構成例を示す模式的な側面図である。
同構成例を示す模式的な平面図である。
第３実施形態に係るメモリパッケージＰＫＧ３の一部の構成を示す模式的なブロック図である。
第４実施形態に係るメモリパッケージＰＫＧ４の構成例を示す模式的な平面図である。
メモリパッケージＰＫＧ４の一部の構成を示す模式的なブロック図である。
第５実施形態に係るメモリパッケージＰＫＧ５の構成例を示す模式的な側面図である。
同構成例を示す模式的な平面図である。
メモリパッケージＰＫＧ５の一部の構成を示す模式的なブロック図である。
【発明を実施するための形態】
【０００７】
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【０００８】
また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを含むメモリパッケージを意味することがある。メモリパッケージは、コントローラダイを含んでいても良いし、コントローラダイを含んでいなくても良い。また、ＳＳＤ（Solid State Drive）等の、メモリパッケージと、メモリパッケージの外部に設けられたコントローラダイと、を含む構成を意味することもある。更に、スマートホン、タブレット端末、パーソナルコンピュータ等の、ホストコンピュータを含む構成を意味する事もある。
【０００９】
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はスイッチ素子等を介して接続されていても良い。例えば、３つのスイッチ素子を直列に接続した場合には、２つ目のスイッチ素子がＯＦＦ状態であったとしても、１つ目のスイッチ素子は３つ目のスイッチ素子に「電気的に接続」されている。
【００１０】
また、本明細書において、第１の構成が第２の構成及び第３の構成の「間に接続されている」と言った場合、第１の構成、第２の構成及び第３の構成が直列に接続され、且つ、第２の構成が第１の構成を介して第３の構成に接続されていることを意味する場合がある。
（【００１１】以降は省略されています）

関連特許