特許ウォッチ

公開番号2024043775
公報種別公開特許公報(A)
公開日2024-04-02
出願番号2022148952
出願日2022-09-20
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類G11C 16/26 20060101AFI20240326BHJP(情報記憶)
要約【課題】リードデータに発生するエラービットの数を簡単な管理で抑制することができるメモリシステムを提供すること。
【解決手段】コントローラは、第1タイミングにおいて、温度センサから第1温度検出値を取得し、取得動作を第1記憶領域について実行し、第1電圧値を第1温度検出値に基づいて温度設定値における判定電圧である第2電圧値に変換して記録する。取得動作は、判定電圧を用いて複数のメモリセルがオン状態であるかオフ状態であるかを判定して、判定結果に基づきエラービットの発生数を抑制する判定電圧である第1電圧値を取得する動作である。コントローラは、第1タイミングより後に、温度センサから第2温度検出値を取得し、第2電圧値を第2温度検出値における判定電圧である第3電圧値に変換し、第3電圧値の電圧を判定電圧として用いて複数のメモリセルからデータをリードする。
【選択図】図19
特許請求の範囲【請求項１】
ワード線と前記ワード線に接続される複数のメモリセルとを備える第１記憶領域を備える不揮発性の第１メモリと、
前記複数のメモリセルのしきい値電圧の温度依存性に対応する第１情報が格納されるように構成された第２メモリと、
前記複数のメモリセルのしきい値電圧に対応する判定電圧の値が記録される第２情報が格納されるように構成された第３メモリと、
温度センサと、
第１タイミングにおいて、
前記温度センサから第１温度検出値を取得し、
前記判定電圧を用いて前記複数のメモリセルがオン状態であるかオフ状態であるかを判定して、判定結果に基づきエラービットの発生数を抑制する前記判定電圧の値である第１電圧値を取得する、取得動作を前記第１記憶領域について実行し、
前記第１電圧値を前記第１温度検出値と前記第１情報とに基づいて温度設定値における前記判定電圧の値である第２電圧値に変換し、前記第２電圧値を前記第２情報に記録し、
前記第１タイミングよりも後の第２タイミングにおいて、
前記温度センサから第２温度検出値を取得し、
前記第２情報に記録された前記第２電圧値を前記第２温度検出値と前記第１情報とに基づいて前記第２温度検出値における前記判定電圧の値である第３電圧値に変換し、
前記第３電圧値の電圧を前記判定電圧として用いて前記複数のメモリセルからデータを取得する第１リード動作を実行する、
ように構成されたコントローラと、
を備えるメモリシステム。
続きを表示（約 1,600 文字）【請求項２】
前記コントローラは、
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行する、
ように構成され、
前記第１タイミングは、前記エラー訂正が失敗したタイミングである、
請求項１に記載のメモリシステム。
【請求項３】
前記取得動作は、前記判定電圧の値を異ならせて前記複数のメモリセルがオン状態であるかオフ状態であるかを複数回、判定して、判定結果の群に基づいて前記第１電圧値を取得する動作である、
請求項１または請求項２に記載のメモリシステム。
【請求項４】
前記コントローラは、
前記第１タイミングにおいて、
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行し、
前記エラー訂正が失敗した場合、第１の取得動作を実行する、
ように構成され、
前記第１の取得動作は、前記判定電圧の値を異ならせて前記複数のメモリセルがオン状態であるかオフ状態であるかを複数回、判定して、判定結果の群に基づいて前記第１電圧値を取得する動作である、
請求項１に記載のメモリシステム。
【請求項５】
前記コントローラは、
前記第１タイミングにおいて、
前記複数のメモリセルからデータを取得する第２リード動作を実行し、
前記第２リード動作によって取得した前記データに対するエラー訂正を実行し、
前記エラー訂正が成功した場合、第２の取得動作を実行する、
ように構成され、
前記第２の取得動作は、前記エラー訂正の前の前記データと前記エラー訂正の後の前記データとの比較に基づいて前記第１電圧値を計算する動作である、
請求項１に記載のメモリシステム。
【請求項６】
前記コントローラは、
前記第１タイミングよりも前の第３タイミングにおいて、
前記複数のメモリセルのしきい値電圧をデータに応じた値に設定するプログラム動作を実行し、
前記温度センサから第３温度検出値を取得し、
前記判定電圧の初期設定値である第４電圧値を前記第３温度検出値と前記第１情報とに基づいて温度設定値における前記判定電圧の値である第５電圧値に変換し、前記第５電圧値を前記第２情報に記録し、
前記第２リード動作において、
前記温度センサから第４温度検出値を取得し、
前記第２情報から前記判定電圧の値を取得し、
前記第２情報から取得した前記判定電圧の値である第６電圧値を前記第４温度検出値と前記第１情報とに基づいて前記第４温度検出値における前記判定電圧の値である第７電圧値に変換し、
前記第７電圧値の電圧を前記判定電圧として使用する、
請求項２に記載のメモリシステム。
【請求項７】
前記第１メモリは、前記第１記憶領域を含む複数の第２記憶領域を備え、
前記複数の第２記憶領域のそれぞれは、ワード線と前記ワード線に接続される複数のメモリセルとを備え、
前記コントローラは、
前記複数の第２記憶領域から選択された第３記憶領域に対して前記取得動作を実行し、
前記第３記憶領域に対する前記取得動作に基づき前記初期設定値を更新する、
請求項６に記載のメモリシステム。
【請求項８】
それぞれインデックスが対応付けられた複数の候補値が記録された第３情報が格納される第４メモリを備え、
前記第２情報には、前記複数の候補値から選択された値に対応するインデックスが前記判定電圧の値として記録される、
請求項１に記載のメモリシステム。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、メモリシステムに関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
従来、メモリセルトランジスタを有するメモリシステムが広く知られている。そのようなメモリシステムにおいては、リード動作においては、メモリセルトランジスタのしきい値電圧と判定電圧との比較に基づいて、そのメモリセルトランジスタに保持されるデータが判定される。
【０００３】
メモリセルトランジスタのしきい値電圧は、種々の要因によって変化し得る。そのため、メモリシステムは、判定電圧の値の変更が可能に構成され、リード動作においてデータの誤判定が発生した場合には判定電圧の値を変更してリード動作を行う、シフトリードを実行することができる。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－３８３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、リードデータに発生するエラービットの数を簡単な管理で抑制することができるメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、メモリシステムは、不揮発性の第１メモリと、第２メモリと、第３メモリと、温度センサと、コントローラと、を備える。第１メモリは、ワード線とワード線に接続される複数のメモリセルとを備える第１記憶領域を備える。第２メモリは、複数のメモリセルのしきい値電圧の温度依存性に対応する第１情報が格納されるように構成される。第３メモリは、複数のメモリセルのしきい値電圧に対応する判定電圧の値が記録される第２情報が格納されるように構成される。コントローラは、第１タイミングにおいて、温度センサから第１温度検出値を取得し、取得動作を第１記憶領域について実行し、第１電圧値を第１温度検出値と第１情報とに基づいて温度設定値における判定電圧の値である第２電圧値に変換し、第２電圧値を第２情報に記録する。取得動作は、判定電圧を用いて複数のメモリセルがオン状態であるかオフ状態であるかを判定して、判定結果に基づきエラービットの発生数を抑制する前記判定電圧の値である第１電圧値を取得する動作である。コントローラは、第１タイミングよりも後の第２タイミングにおいて、温度センサから第２温度検出値を取得し、第２情報に記録された第２電圧値を第２温度検出値と第１情報とに基づいて第２温度検出値における前記判定電圧の値である第３電圧値に変換し、第３電圧値の電圧を判定電圧として用いて複数のメモリセルからデータを取得する第１リード動作を実行する。
【図面の簡単な説明】
【０００７】
実施形態のメモリシステムの構成例を示す図。
実施形態のメモリチップの構成例を示す図。
実施形態のブロックの回路構成を示す図。
実施形態のデータコーディングの一例を説明するための図。
実施形態のメモリセルが取り得るしきい値電圧の別の一例を示す図。
実施形態の第１の最適値取得動作において実行されるシフトリードについて説明する図。
実施形態の第１の最適値取得動作において実行される各シフトリードによって得られる判定結果のデータと、マスクデータリードによって得られる判定結果のデータと、区分毎に示す図。
実施形態の第１の最適値取得動作において最適判定電圧を取得する処理を説明するための図。
実施形態の第２の最適値取得動作を説明するための図。
実施形態の第２の最適値取得動作を説明するための図。
実施形態の或るメモリチップにおける判定電圧の温度依存性の一例を示す図。
実施形態の温度補正情報の一例を示す図。
実施形態のメモリセルアレイの構成の一例を示す図。
実施形態のメモリチップＣＰから温度検出値を取得するコマンドシーケンスの一例を示す図。
実施形態の基準判定電圧の管理方法の一例を示す図。
実施形態のメモリシステムが動作中においてＲＡＭに保持する情報の一例を示す図。
実施形態のメモリシステムの起動時の動作の一例を示す図。
プログラム動作の際の実施形態のメモリシステムの動作の一例を示すフローチャート。
ホスト機器からのリードコマンドに応じた実施形態のメモリシステムの動作の一例を示すフローチャート。
実施形態のメモリシステムのパトロールリードの動作の一例を示すフローチャート。
実施形態の基準判定電圧テーブルの内容の変化の一例を示す図。
プログラム動作の際の変形例１のメモリシステムの動作の一例を示すフローチャート。
変形例１の基準判定電圧テーブルの内容の変化の一例を示す図。
変形例２のメモリシステムが動作中においてＲＡＭに保持する情報の一例を示す図。
変形例２のシフトインデックステーブルのデータ構造の一例を示す図。
変形例２における基準判定電圧テーブルとシフトインデックステーブルとを用いた基準判定電圧のセットの取得方法の一例を示すフローチャート。
変形例２における基準判定電圧のセットの記録方法の一例を示すフローチャート。
初期設定値のセットの変形例３の管理方法の一例を示す図。
初期設定値のセットの変形例３の更新方法の一例を示すフローチャート。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００９】
（実施形態）
図１は、実施形態のメモリシステムの構成例を示す図である。図１に示されるように、メモリシステム１は、ホスト機器３００と接続可能である。ホスト機器３００は、例えば、サーバ、パーソナルコンピュータ、またはモバイル型の情報処理装置などが該当する。メモリシステム１は、ホスト機器３００の外部記憶装置として機能する。ホスト機器３００は、メモリシステム１に対してコマンドを発行することができる。メモリシステム１に対するコマンドは、リードコマンドおよびライトコマンドを含む。
【００１０】
メモリシステム１は、ＮＡＮＤ型フラッシュメモリ１００として、１以上のメモリチップＣＰ、および１つのコントローラ２００を備える。ここでは、メモリシステム１は、１以上のメモリチップＣＰとして、メモリチップＣＰ０、ＣＰ１、ＣＰ２、ＣＰ３を備える。なお、メモリシステム１に具備されるメモリチップＣＰの数は、４に限定されない。
（【００１１】以降は省略されています）

関連特許