特許ウォッチ

公開番号2024018212
公報種別公開特許公報(A)
公開日2024-02-08
出願番号2022121394
出願日2022-07-29
発明の名称電子機器
出願人株式会社リコー
代理人個人
主分類B41J 29/00 20060101AFI20240201BHJP(印刷;線画機;タイプライター;スタンプ)
要約【課題】誤動作によりサブプロセッシング回路をリセット状態に移行させることを防止する。
【解決手段】電子機器は、メインプロセッシング回路を備えるメインコントローラと、サブプロセッシング回路と、スイッチとを備えるサブコントローラと、を備え、メインプロセッシング回路は、リセット信号を出力し、サブプロセッシング回路は、リセット信号入力端子に与えられた信号の論理に応じてリセット状態または起動状態に移行し、スイッチは、リセット信号をリセット信号入力端子へと与える接続状態、または、リセット信号入力端子にサブプロセッシング回路を起動状態にさせる信号を与える非接続状態に切り替え、サブプロセッシング回路は、起動状態に移行した後に、スイッチを非接続状態とし、起動状態において、メインプロセッシング回路から出力されたリセット信号とは異なる信号に少なくとも基づきスイッチを接続状態とする。
【選択図】図1
特許請求の範囲【請求項１】
メインプロセッシング回路を備えるメインコントローラと、
サブプロセッシング回路と、スイッチと、を備えるサブコントローラと、
を備え、
前記メインプロセッシング回路は、前記サブプロセッシング回路をリセット状態にさせるか起動状態にさせるかを指示するリセット信号を出力し、
前記サブプロセッシング回路は、リセット信号入力端子に与えられた信号の論理に応じて前記リセット状態または前記起動状態に移行し、
前記スイッチは、前記サブプロセッシング回路による制御に応じて、前記メインプロセッシング回路から出力された前記リセット信号を前記リセット信号入力端子へと与える接続状態、または、前記リセット信号入力端子に前記サブプロセッシング回路を前記起動状態にさせる信号を与える非接続状態に切り替え、
前記サブプロセッシング回路は、前記起動状態に移行した後に、前記スイッチを前記非接続状態とし、
前記起動状態において、前記メインプロセッシング回路から出力された前記リセット信号とは異なる信号に少なくとも基づき、前記スイッチを前記接続状態とする
電子機器。
続きを表示（約 1,100 文字）【請求項２】
前記サブプロセッシング回路は、
前記起動状態において、前記メインプロセッシング回路から出力された前記リセット信号とは異なる信号に少なくとも基づき、前記リセット状態に移行するか否かを判断し、
前記起動状態において、前記メインプロセッシング回路から出力された前記リセット信号とは異なる信号に少なくとも基づき前記リセット状態に移行すると判断した場合には、
前記スイッチを前記接続状態に切り替え、
前記スイッチを前記接続状態とした後に前記リセット状態へ移行する
請求項１に記載の電子機器。
【請求項３】
前記サブプロセッシング回路は、
前記リセット状態において、前記スイッチを介して前記リセット信号入力端子に与えられた前記リセット信号に基づき、前記起動状態へ移行し、
前記起動状態へと移行した後に、前記スイッチを前記非接続状態とする
請求項２に記載の電子機器。
【請求項４】
前記リセット信号は、少なくとも前記メインプロセッシング回路のリセット時に論理が変化する信号であり、
前記メインプロセッシング回路は、少なくとも前記メインプロセッシング回路のリセット時に論理が変化する確認信号を出力し、
前記サブプロセッシング回路は、
前記メインプロセッシング回路から出力された前記リセット信号の論理の変化を示すリセット検出信号が与えられるリセット検出信号入力端子と、
前記確認信号が与えられる確認信号入力端子と、
を含み、
前記サブプロセッシング回路は、前記起動状態において、前記リセット検出信号の論理の変化と、前記確認信号の論理の変化に基づき、前記スイッチを前記非接続状態とさせる
請求項１に記載の電子機器。
【請求項５】
前記メインプロセッシング回路は、前記サブプロセッシング回路を前記起動状態から前記リセット状態に移行させる場合には、前記リセット信号の論理を変化させるとともに、前記確認信号の論理を変化させる
請求項４に記載の電子機器。
【請求項６】
前記メインプロセッシング回路は、前記サブプロセッシング回路と通信を行う第１通信インターフェース回路を含み、
前記サブプロセッシング回路は、前記メインプロセッシング回路と前記通信を行う第２通信インターフェース回路を含み、
前記サブプロセッシング回路は、前記第２通信インターフェース回路を介して受け取った情報に基づき、前記スイッチを前記非接続状態とさせる
請求項１に記載の電子機器。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電子機器に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
メインＣＰＵ（Central Processing Unit）の管理の下で、サブＣＰＵが情報処理をするシステムがある。このようなシステムにおいて、メインＣＰＵは、サブＣＰＵをリセットさせる場合、リセット信号をサブＣＰＵに送信する。しかしながら、このようなリセット信号を伝送する信号線にノイズが重畳した場合、メインＣＰＵがリセット信号を送信していないにも関わらず、サブＣＰＵが誤動作によりリセットしてしまう可能性があった。
【０００３】
このような誤動作の対策として、サブＣＰＵがリセットした後に、そのリセットがメインＣＰＵから意図して送信された信号によるものなのか、そのリセットがリセット信号に重畳したノイズによるものなのかを検出した後に、復旧動作を行う技術が知られている。例えば、特許文献１には、リセットによって副制御部が起動された直後において、異常リセットであるか否かを判断し、異常リセットであると判断された場合、主制御部が制御開始信号を副制御部に再送信する技術が記載されている。しかし、このような技術は、ノイズ等でリセット信号が異常な変化をした場合、リセット動作自体を防ぐことはできなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記に鑑みてなされたものであって、誤動作によりサブプロセッシング回路をリセット状態に移行させることを防止する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決し、目的を達成するために、本発明に係る電子機器は、メインプロセッシング回路を備えるメインコントローラと、サブプロセッシング回路と、スイッチと、を備えるサブコントローラと、を備え、前記メインプロセッシング回路は、前記サブプロセッシング回路をリセット状態にさせるか起動状態にさせるかを指示するリセット信号を出力し、前記サブプロセッシング回路は、リセット信号入力端子に与えられた信号の論理に応じて前記リセット状態または前記起動状態に移行し、前記スイッチは、前記サブプロセッシング回路による制御に応じて、前記メインプロセッシング回路から出力された前記リセット信号を前記リセット信号入力端子へと与える接続状態、または、前記リセット信号入力端子に前記サブプロセッシング回路を前記起動状態にさせる信号を与える非接続状態に切り替え、前記サブプロセッシング回路は、前記起動状態に移行した後に、前記スイッチを前記非接続状態とし、前記起動状態において、前記メインプロセッシング回路から出力された前記リセット信号とは異なる信号に少なくとも基づき、前記スイッチを前記接続状態とする。
【発明の効果】
【０００６】
本発明によれば、誤動作によりサブプロセッシング回路をリセット状態に移行させることを防止するという効果を奏する。
【図面の簡単な説明】
【０００７】
図１は、実施形態に係る電子機器の構成を示す図である。
図２は、電源投入時における電子機器の処理の流れを示すフローチャートである。
図３は、電源投入時における電子機器の各端子および信号の論理等を示す図である。
図４は、起動状態における電子機器の処理の流れを示すフローチャートである。
図５は、起動状態における電子機器の各端子および信号の論理等を示す図である。
図６は、変形例に係る電子機器の処理の流れを示すフローチャートである。
図７は、電子機器が適用される電子写真装置の外観の一例を示す図である。
図８は、電子機器が適用される液体を吐出する装置の構成の一例を示す図である。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態に係る電子機器１００を詳細に説明する。
【０００９】
図１は、実施形態に係る電子機器１００の構成を示す図である。
【００１０】
電子機器１００は、メインコントローラ１０１と、サブコントローラ１０２とを備える。メインコントローラ１０１およびサブコントローラ１０２は、例えば別々の基板または筐体に設けられ、互いにバスおよび信号線を介して接続される。
（【００１１】以降は省略されています）

関連特許