特許ウォッチ

公開番号2025180883
公報種別公開特許公報(A)
公開日2025-12-11
出願番号2024088552
出願日2024-05-31
発明の名称相互コンダクタンスアンプ、コントローラ回路およびそれを備えるDC/DCコンバータ
出願人ローム株式会社
代理人個人,個人
主分類H02M 3/155 20060101AFI20251204BHJP(電力の発電,変換,配電)
要約【課題】入力電圧に応じてgmを適切に制御できる相互コンダクタンスアンプを提供する。
【解決手段】相互コンダクタンスアンプ22は、入力電圧と基準電圧との差分を増幅した出力電圧を生成する。この相互コンダクタンスアンプ22は、入力電圧および基準電圧が入力され、テイル電流に応じて動作する入力差動対282および入力差動対の能動負荷として設けられた出力電圧を生成する出力回路284を含む差動増幅回路280と、テイル電流を制御する電流制御回路200と、を有する。電流制御回路200は、電流供給条件が満たされたことに応じて、テイル電流を大きくするように構成される。電流供給条件は、基準電圧以下の第1しきい値電圧を入力電圧が下回ること、または基準電圧以上の第2しきい値電圧を入力電圧が上回ることである。
【選択図】図3
特許請求の範囲【請求項１】
入力電圧と基準電圧との差分を増幅した出力電圧を生成する相互コンダクタンスアンプであって、
前記入力電圧および前記基準電圧が入力され、テイル電流に応じて動作する入力差動対および前記入力差動対の能動負荷として設けられた前記出力電圧を生成する出力回路を含む差動増幅回路と、前記テイル電流を制御する電流制御回路と、を有し、
前記電流制御回路は、電流供給条件が満たされたことに応じて、前記テイル電流を大きくするように構成されており、
前記電流供給条件は、前記基準電圧以下の第１しきい値電圧を前記入力電圧が下回ること、または前記基準電圧以上の第２しきい値電圧を前記入力電圧が上回ることである、
相互コンダクタンスアンプ。
続きを表示（約 2,100 文字）【請求項２】
前記電流制御回路は、前記入力電圧および前記基準電圧が入力される差動回路と、前記差動回路の能動負荷として設けられたカレントミラー回路と、前記カレントミラー回路の能動負荷として設けられた電流供給回路と、を含み、
前記カレントミラー回路は、前記電流供給条件が満たされたことに応じて、前記差動回路の差動電流に応じた電流を前記電流供給回路に供給し、
前記電流供給回路は、前記カレントミラー回路から供給された電流に応じた出力電流を前記テイル電流に寄与させる、
請求項１に記載の相互コンダクタンスアンプ。
【請求項３】
前記差動回路は、前記第１しきい値電圧が前記基準電圧よりも第１オフセット電圧の分低い電圧となる、または前記第２しきい値電圧が前記基準電圧よりも第２オフセット電圧の分高い電圧となるように構成される、
請求項２に記載の相互コンダクタンスアンプ。
【請求項４】
前記差動回路は、前記入力電圧が入力される１つ以上の第１トランジスタと、前記基準電圧が入力される１つ以上の第２トランジスタとを含み、
前記第１トランジスタおよび前記第２トランジスタは、差動対を形成し、それぞれ同型であり、
前記第１トランジスタの数は、前記第２トランジスタの数と異なる、
請求項３に記載の相互コンダクタンスアンプ。
【請求項５】
前記差動回路は、前記入力電圧が入力される第１トランジスタと、前記第１トランジスタと差動対を形成する第２トランジスタとを含み、
前記第２トランジスタには、前記第１しきい値電圧または前記第２しきい値電圧が入力される、
請求項３に記載の相互コンダクタンスアンプ。
【請求項６】
前記電流供給回路は、前記カレントミラー回路を第１カレントミラー回路とするとき、前記第１カレントミラー回路の能動負荷として設けられた第２カレントミラー回路と、前記第２カレントミラー回路の能動負荷として設けられた第３カレントミラー回路を含み、
前記第２カレントミラー回路は、前記電流供給条件が満たされたことに応じて、前記第１カレントミラー回路から供給される前記差動回路の差動電流に応じた電流をコピーするように設けられ、
前記第３カレントミラー回路は、前記第２カレントミラー回路がコピーした電流をコピーして前記出力電流を生成するように設けられる、
請求項２に記載の相互コンダクタンスアンプ。
【請求項７】
前記電流制御回路は、第１電流制御回路および第２電流制御回路を含み、
前記第１電流制御回路は、前記第１しきい値電圧を前記入力電圧が下回ったことに応じて、前記テイル電流を大きくするように構成されており、
前記第２電流制御回路は、前記第２しきい値電圧を前記入力電圧が上回ったことに応じて、前記テイル電流を大きくするように構成される、
請求項１に記載の相互コンダクタンスアンプ。
【請求項８】
前記第１電流制御回路は、前記入力電圧および前記基準電圧が入力される第１差動回路と、前記第１差動回路の能動負荷として設けられた第１カレントミラー回路と、前記第１カレントミラー回路の能動負荷として設けられた第１電流供給回路と、を含み、
前記第２電流制御回路は、前記入力電圧および前記基準電圧が入力される第２差動回路と、前記第２差動回路の能動負荷として設けられた第４カレントミラー回路と、前記第４カレントミラー回路の能動負荷として設けられた第２電流供給回路と、を含み、
前記第１カレントミラー回路は、前記第１しきい値電圧を前記入力電圧が下回ったことに応じて、前記第１差動回路の差動電流に応じた電流を前記第１電流供給回路に供給し、
前記第１電流供給回路は、前記第１カレントミラー回路から供給された電流に応じた第１出力電流を前記テイル電流に寄与させ、
前記第４カレントミラー回路は、前記第２しきい値電圧を前記入力電圧が上回ったことに応じて、前記第２差動回路の差動電流に応じた電流を前記第２電流供給回路に供給し、
前記第２電流供給回路は、前記第４カレントミラー回路から供給された電流に応じた第２出力電流を前記テイル電流に寄与させる、
請求項７に記載の相互コンダクタンスアンプ。
【請求項９】
前記第１差動回路は、前記第１しきい値電圧が前記基準電圧よりも第１オフセット電圧の分低い電圧となるように構成され、
前記第２差動回路は、前記第２しきい値電圧が前記基準電圧よりも第２オフセット電圧の分高い電圧となるように構成される、
請求項８に記載の相互コンダクタンスアンプ。
【請求項１０】
出力回路は、カスコードカレントミラー回路で構成される、
請求項１に記載の相互コンダクタンスアンプ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、相互コンダクタンスアンプ、コントローラ回路およびそれを備えるＤＣ／ＤＣコンバータに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
各種のＤＣ／ＤＣコンバータには、その出力電圧を所望の電圧に近づけるためのフィードバック電圧を受けるエラーアンプが用いられる。特許文献１には、出力電圧に応じたフィードバック電圧と基準電圧との誤差を増幅するエラーアンプを備えた昇圧ＤＣ／ＤＣコンバータが記載されている。特許文献２には、出力電圧に応じた帰還電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプを備えた降圧ＤＣ／ＤＣコンバータが記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１８７４２１号公報
特開２０１８－１０７９３０号公報
【０００４】
［概要］
しかしながら、本発明者らは、以下の課題を認識するに至った。ＤＣ／ＤＣコンバータの負荷が変動するとき、エラーアンプを含むエラーアンプ回路がその変動に対して十分に高速に応答できないと、負荷の変動時におけるＤＣ／ＤＣコンバータの出力電圧の揺らぎが大きくなる。
【０００５】
エラーアンプを相互コンダクタンスアンプとし、その相互コンダクタンス（以下、「ｇｍ」と称する。）を高くすることによりエラーアンプ回路の応答速度を高めることができるが、その場合には、ＤＣ／ＤＣコンバータの出力電圧の定常時における安定性の低下が懸念される。
【０００６】
本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、入力電圧に応じてｇｍを適切に制御できる相互コンダクタンスアンプを提供することにある。
【０００７】
本開示のある態様の相互コンダクタンスアンプは、入力電圧と基準電圧との差分を増幅した出力電圧を生成する。この相互コンダクタンスアンプは、入力電圧および基準電圧が入力され、テイル電流に応じて動作する入力差動対および入力差動対の能動負荷として設けられた出力電圧を生成する出力回路を含む差動増幅回路と、テイル電流を制御する電流制御回路と、を有する。電流制御回路は、電流供給条件が満たされたことに応じて、テイル電流を大きくするように構成されている。電流供給条件は、基準電圧以下の第１しきい値電圧を入力電圧が下回ること、または基準電圧以上の第２しきい値電圧を入力電圧が上回ることである。
【０００８】
なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。
【図面の簡単な説明】
【０００９】
図１は、第１実施形態に係るＤＣ／ＤＣコンバータのブロック図である。
図２は、同実施形態に係る第１エラーアンプのブロック図である。
図３は、同実施形態に係る第１電流制御回路の回路図である。
図４は、同実施形態に係る第２電流制御回路の回路図である。
図５は、同実施形態に係る差動増幅回路の回路図である。
図６は、第１電流制御回路が供給する第１出力電流および第２電流制御回路が供給する第２出力電流のフィードバック電圧に対する変化を示す図である。
図７は、第１実施形態に係るエラーアンプ回路の出力電圧の一例および第１比較技術に係るエラーアンプ回路の出力電圧および第２比較技術に係るエラーアンプ回路ののタイミングチャートを示す図である。
図８は、図７に示す期間Ｔ１における第１出力電流および第２出力電流を示す図である。
図９は、図７に示す期間Ｔ２における第１出力電流および第２出力電流を示す図である。
図１０は、第２実施形態に係る第１電流制御回路の回路図である。
図１１は、同実施形態に係る第２電流制御回路の回路図である。
図１２は、第３変形例に係る分圧回路を示す図である。
【００１０】
［詳細な説明］
（概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
（【００１１】以降は省略されています）

関連特許