特許ウォッチ

公開番号2025180577
公報種別公開特許公報(A)
公開日2025-12-11
出願番号2024088001
出願日2024-05-30
発明の名称半導体集積回路
出願人ローム株式会社
代理人個人,個人
主分類G05F 3/26 20060101AFI20251204BHJP(制御;調整)
要約【課題】高速に起動可能な半導体集積回路を提供する。
【解決手段】第1トランジスタM1は、ゲートドレイン間が結線され、定電流Ic1の経路上に設けられたPMOSトランジスタである。第2トランジスタM2は、ゲートソース間が結線され、定電流の経路上に設けられたNMOSトランジスタである。第1スイッチSW1は、第1トランジスタM1のゲートと第2トランジスタM2のゲートの間に接続される。起動回路は定電流回路200Aの起動時に、第1スイッチSW1を所定時間ターンオンする。
【選択図】図3
特許請求の範囲【請求項１】
定電流を生成するとともに、Ｐゲートバイアス電圧およびＮゲートバイアス電圧を出力する定電流回路と、
ゲートに前記Ｐゲートバイアス電圧を受けるＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタである負荷トランジスタ、または、ゲートに前記Ｎゲートバイアス電圧を受けるＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタである負荷トランジスタを含む回路ブロックと、
を備え、
前記定電流回路は、
ゲートドレイン間が結線され、前記定電流の経路上に設けられたＰＭＯＳトランジスタである第１トランジスタと、
ゲートソース間が結線され、前記定電流の経路上に設けられたＮＭＯＳトランジスタである第２トランジスタと、
前記第１トランジスタの前記ゲートと前記第２トランジスタの前記ゲートの間に接続された第１スイッチと、
前記定電流回路の起動時に、前記第１スイッチを所定時間ターンオンする起動回路と、
を含み、
前記第１トランジスタのゲート電圧が前記Ｐゲートバイアス電圧であり、
前記第２トランジスタのゲート電圧が前記Ｎゲートバイアス電圧である、半導体集積回路。
続きを表示（約 2,100 文字）【請求項２】
前記定電流回路は、基準電流を生成する基準電流源をさらに含み、
前記第２トランジスタは前記基準電流の経路上に設けられ、
ゲートが前記第２トランジスタのゲートと接続され、ドレインが前記第１トランジスタのドレインと接続されたＮＭＯＳトランジスタである第３トランジスタをさらに含む、請求項１に記載の半導体集積回路。
【請求項３】
定電流を生成するとともに、Ｐゲートバイアス電圧を出力する定電流回路と、
ゲートに前記Ｐゲートバイアス電圧を受けるＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタである負荷トランジスタを含む回路ブロックと、
を備え、
前記定電流回路は、
ゲートドレイン間が結線された、前記定電流の経路上に設けられたＰＭＯＳトランジスタである第１トランジスタと、
前記第１トランジスタのドレインと接地ラインの間に直列に設けられた第１抵抗および第２スイッチと、
前記定電流回路の起動時に、前記第２スイッチを所定時間ターンオンする起動回路と、
を含み、
前記第１トランジスタのゲート電圧が前記Ｐゲートバイアス電圧である、半導体集積回路。
【請求項４】
前記定電流回路は、
ゲートソース間が結線され、前記定電流の経路上に設けられたＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタである第２トランジスタと、
ゲートが前記第２トランジスタのゲートと接続され、ドレインが前記第１トランジスタのドレインと接続されたＮＭＯＳトランジスタである第３トランジスタと、
をさらに含む、請求項３に記載の半導体集積回路。
【請求項５】
定電流を生成するとともに、Ｐゲートバイアス電圧およびＮゲートバイアス電圧を出力する定電流回路と、
ゲートに前記Ｎゲートバイアス電圧を受けるＮＭＯＳトランジスタである負荷トランジスタを含む回路ブロックと、
を備え、
前記定電流回路は、
ゲートソース間が結線され、前記定電流の経路上に設けられたＮＭＯＳトランジスタである第２トランジスタと、
前記第２トランジスタのドレインと電源ラインの間に直列に設けられた第２抵抗および第３スイッチと、
前記定電流回路の起動時に、前記第３スイッチを所定時間ターンオンする起動回路と、
を含み、
前記第２トランジスタのゲート電圧が前記Ｎゲートバイアス電圧である、半導体集積回路。
【請求項６】
前記定電流回路は、
ゲートドレイン間が結線され、前記定電流の経路上に設けられたＰＭＯＳトランジスタである第１トランジスタと、
ゲートが前記第２トランジスタのゲートと接続され、ドレインが前記第１トランジスタのドレインと接続されたＮＭＯＳトランジスタである第３トランジスタと、
をさらに含む、請求項５に記載の半導体集積回路。
【請求項７】
前記定電流回路は、
ゲートが前記第１トランジスタのゲートと接続されたＰＭＯＳトランジスタである第４トランジスタと、
ゲートが前記第２トランジスタのゲートと接続され、ドレインが前記第４トランジスタのドレインと接続されたＮＭＯＳトランジスタである第５トランジスタと、
をさらに含む、請求項２、４、６のいずれかに記載の半導体集積回路。
【請求項８】
前記定電流回路は、
ゲートが前記第２トランジスタのゲートと接続され、前記第１トランジスタのドレインと前記第３トランジスタのドレインの間に接続されたＮＭＯＳトランジスタである第６トランジスタと、
ゲートドレイン間が結線され、前記第４トランジスタのドレインと前記第５トランジスタのドレインの間に接続されたＮＭＯＳトランジスタである第７トランジスタと、
をさらに含む、請求項７に記載の半導体集積回路。
【請求項９】
前記定電流回路は、
ゲートが前記第１トランジスタのゲートと接続され、前記第１トランジスタのソースと電源ラインの間に接続されたＰＭＯＳトランジスタである第８トランジスタと、
ゲートが前記第４トランジスタのゲートと接続され、前記第４トランジスタのソースと電源ラインの間に接続されたＰＭＯＳトランジスタである第９トランジスタと、
をさらに含む、請求項７に記載の半導体集積回路。
【請求項１０】
前記起動回路は、
イネーブル信号と、
前記イネーブル信号を反転する第１インバータと、
前記第１インバータの出力を受けるローパスフィルタと、
前記ローパスフィルタの出力を反転する第２インバータと、
前記イネーブル信号を反転する第３インバータと、
前記第１インバータの出力と前記第３インバータの出力の否定論理和を生成する論理ゲートと、
を含む、請求項１から６のいずれかに記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体集積回路に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
半導体集積回路において、差動増幅器、オペアンプ、コンパレータなどさまざまな回路ブロックにおいて、定電流が利用される。半導体集積回路は、基準電流を生成する基準電流源（定電流回路）を備える。
【０００３】
複数の回路ブロックにおける定電流の生成には、カレントミラー回路が利用される。具体的には、各回路ブロックには、カレントミラー回路の出力トランジスタが設けられる。そして複数の回路ブロックの複数の出力トランジスタのゲートは、基準電流源に設けられたカレントミラー回路のゲートと、配線（ゲートバイアスラインという）を介して共通に接続される。これにより、各回路ブロックの出力トランジスタには、基準電流源のカレントミラー回路と同一レベルのゲートバイアス電圧が与えられ、出力トランジスタには、基準電流に比例する定電流が流れる。
【０００４】
ゲートバイアスラインには、カレントミラー回路を構成する複数のＭＯＳトランジスタのゲート容量が寄生容量として存在する。この寄生容量は、ゲートバイアスラインの寄生インダクタンスや寄生抵抗とともに遅延回路を形成する。そのため、半導体集積回路の起動時において、基準電流源において生成されたゲートバイアス電圧が、複数の回路ブロックにおける出力トランジスタのゲートに到達するまでに、無視できない伝搬遅延が発生する。伝搬遅延時間は、ゲート配線が長くなるほど、また回路ブロックの個数が増えるほど長くなる。つまり半導体集積回路の起動時間が長くなる。
【先行技術文献】
【特許文献】
【０００５】
特開２０２３－７３９５２号公報
特開２０１７－６２６１６号公報
特開２０１７－５９０５６号公報
【０００６】
［概要］
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、高速に起動可能な半導体集積回路の提供にある。
【０００７】
本開示のある態様の半導体集積回路は、定電流を生成するとともに、Ｐゲートバイアス電圧およびＮゲートバイアス電圧を出力する定電流回路と、ゲートにＰゲートバイアス電圧を受けるＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタである負荷トランジスタ、または、ゲートにＮゲートバイアス電圧を受けるＮＭＯＳトランジスタである負荷トランジスタを含む回路ブロックと、を備える。定電流回路は、ゲートドレイン間が結線され、定電流の経路上に設けられたＰＭＯＳトランジスタである第１トランジスタと、ゲートソース間が結線され、定電流の経路上に設けられたＮＭＯＳトランジスタである第２トランジスタと、ゲートが第２トランジスタのゲートと接続され、第１トランジスタのゲートと第２トランジスタのゲートの間に接続された第１スイッチと、定電流回路の起動時に、第１スイッチを所定時間ターンオンする起動回路と、を含む。第１トランジスタのゲート電圧がＰゲートバイアス電圧であり、第２トランジスタのゲート電圧がＮゲートバイアス電圧であり。
【０００８】
本開示の別の態様もまた、半導体集積回路である。この半導体集積回路は、定電流を生成するとともに、Ｐゲートバイアス電圧を出力する定電流回路と、ゲートにＰゲートバイアス電圧を受けるＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタである負荷トランジスタを含む回路ブロックと、を備える。定電流回路は、ゲートドレイン間が結線された、定電流の経路上に設けられたＰＭＯＳトランジスタである第１トランジスタと、第１トランジスタのドレインと接地ラインの間に直列に設けられた第１抵抗および第２スイッチと、定電流回路の起動時に、第２スイッチを所定時間ターンオンする起動回路と、を含む。第１トランジスタのゲート電圧がＰゲートバイアス電圧である。
【０００９】
本開示のさらに別の態様もまた、半導体集積回路である。この半導体集積回路は、定電流を生成するとともに、Ｐゲートバイアス電圧およびＮゲートバイアス電圧を出力する定電流回路と、ゲートにＮゲートバイアス電圧を受けるＮＭＯＳトランジスタである負荷トランジスタを含む回路ブロックと、を備える。定電流回路は、ゲートソース間が結線され、定電流の経路上に設けられたＮＭＯＳトランジスタである第２トランジスタと、第２トランジスタのドレインと電源ラインの間に直列に設けられた第２抵抗および第３スイッチと、定電流回路の起動時に、第３スイッチを所定時間ターンオンする起動回路と、を含む。第２トランジスタのゲート電圧がＮゲートバイアス電圧である。
【００１０】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許