特許ウォッチ

公開番号2025172966
公報種別公開特許公報(A)
公開日2025-11-26
出願番号2025151187,2022551836
出願日2025-09-11,2021-09-06
発明の名称半導体装置および半導体モジュール
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H01L 21/768 20060101AFI20251118BHJP(基本的電気素子)
要約【課題】ノイズに起因する不所望な電界集中を抑制し、トランスの電気的特性の変動を抑制する半導体装置を提供する。
【解決手段】半導体装置A3は、主面401を有する半導体チップ40と、主面401上に形成された第1導電層36と、第1導電層36を覆うように主面401上に形成され、少なくとも3層以上の第1絶縁層57を含む第1絶縁部50と、第1絶縁部50上に形成され、第1絶縁層57とは異なる誘電率を有し、第1絶縁部50には含まれない第2絶縁層84を含む第2絶縁部7と、第2絶縁部7上に形成され、第1絶縁部50および第2絶縁部7を介して第1導電層36に対向し、第1導電層36とは異なる電位に接続される第2導電層33と、を含む。
【選択図】図36
特許請求の範囲【請求項１】
主面を有する半導体層と、
前記半導体層の前記主面上に形成された第１導電層と、
前記第１導電層を覆うように前記半導体層の前記主面上に形成され、少なくとも酸化シリコン膜を含む第１絶縁部と、
前記第１絶縁部上に形成され、前記酸化シリコン膜とは異なる誘電率を有し、前記第１絶縁部には含まれない第２絶縁層を含む第２絶縁部と、
前記第２絶縁部上に形成され、前記第１絶縁部および前記第２絶縁部を介して前記第１導電層に対向し、前記第１導電層とは異なる電位に接続される第２導電層と、
前記第１導電層に電気的に接続された第１パッドと、
前記第２絶縁部上に形成され、前記半導体層の前記主面と平行な第１方向において前記第１パッドとの間で前記第２導電層が位置して前記第２導電層に電気的に接続された第２パッドと、
前記第２導電層を覆うと共に前記第２パッドの少なくとも一部を覆うように前記第２絶縁部上に形成された第１保護層と、
前記半導体層の前記主面と垂直な第２方向において前記第２パッドの一部と重なって前記第１保護層を覆うように前記第１保護層上に形成された第２保護層とを含む、半導体装置。
続きを表示（約 710 文字）【請求項２】
前記第１絶縁部は窒化シリコン膜と酸化シリコン膜の積層体を含む、請求項１に記載の半導体装置。
【請求項３】
前記第１パッドは前記第２絶縁部上に形成されている、請求項１または２に記載の半導体装置。
【請求項４】
前記第１保護層および前記第２保護層は、有機絶縁層を含む、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１保護層および前記第２保護層は、互いに異なる有機絶縁材料を含む、請求項４に記載の半導体装置。
【請求項６】
前記有機絶縁層は、ポリイミド膜、フェノール樹脂膜およびエポキシ樹脂膜の少なくとも１つを含む、請求項４に記載の半導体装置。
【請求項７】
前記第２保護層は、ポリイミド膜、フェノール樹脂膜およびエポキシ樹脂膜の少なくとも１つを含む有機絶縁層である、請求項１～６のいずれか一項に記載の半導体装置。
【請求項８】
前記第１絶縁部は、５μｍ以上５０μｍ以下の厚さを有し、
前記第２絶縁部は、２μｍ以上１００μｍ以下の厚さを有している、請求項１～７のいずれか一項に記載の半導体装置。
【請求項９】
前記第１パッドおよび前記第２パッドの間の距離は、前記第１絶縁部および前記第２絶縁部の厚さの和よりも大きい、請求項１～８のいずれか一項に記載の半導体装置。
【請求項１０】
前記第１導電層は、第１コイルを含み、
前記第２導電層は、第２コイルを含む、請求項１～９のいずれか一項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置、および半導体装置を備える半導体モジュールに関する。
続きを表示（約 5,400 文字）【背景技術】
【０００２】
たとえば、特許文献１は、電源と、電源によって給電され、感温ダイオードのアノードに接続された出力端子を有する定電流源と、非反転入力端子および反転入力端子を有し、非反転入力端子には感温ダイオードのアノードの電圧が印加されており、反転入力端子にはキャリア生成回路の出力するキャリア信号（三角波信号）が印加されているＰＷＭコンパレータと、ＰＷＭコンパレータの出力端子に接続され、高電圧システムと低電圧システムとを絶縁しつつも信号をその一方から他方へと伝達させるための絶縁手段であるフォトカプラとを備える、集積回路を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－７５８０号公報
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示の一実施形態に係る半導体装置は、主面を有する半導体層と、前記半導体層の前記主面上に形成された第１導電層と、前記第１導電層を覆うように前記半導体層の前記主面上に形成され、少なくとも３層以上の第１絶縁層を含む第１絶縁部と、前記第１絶縁部上に形成され、前記第１絶縁層とは異なる誘電率を有し、前記第１絶縁部には含まれない第２絶縁層を含む第２絶縁部と、前記第２絶縁部上に形成され、前記第１絶縁部および前記第２絶縁部を介して前記第１導電層に対向し、前記第１導電層とは異なる電位に接続される第２導電層とを含む。
【図面の簡単な説明】
【０００５】
図１は、本開示の一実施形態にかかる半導体モジュールを示す平面図である。
図２は、図１の半導体モジュールを示す平面図である（封止樹脂を省略）。
図３は、図１の半導体モジュールを示す左側面図である。
図４は、図１の半導体モジュールを示す右側面図である。
図５は、図１の半導体モジュールを示す正面図である。
図６は、図１の半導体モジュールを示す背面図である。
図７は、図２のVII－VII断面を示す図である。
図８は、図２のVIII－VIII断面を示す図である。
図９は、図１の半導体モジュールのリードフレームを示す平面図である。
図１０は、本開示の一実施形態に係る車両の模式図である。
図１１は、本開示の一実施形態に係るモータ駆動装置の一構成例を示すブロック図である。
図１２は、トランスを介した送受信回路部分の詳細図である。
図１３は、半導体モジュールの端子配置および封止樹脂内におけるチップ配列の一例を示す模式図である。
図１４は、半導体モジュールの外部端子の説明テーブルの一例である。
図１５は、半導体モジュール１の電気的特性テーブルの一例である。
図１６は、信号伝達装置の第１実施形態を示す回路ブロック図である。
図１７は、本開示の一実施形態に係る半導体装置の模式的な平面図である。
図１８は、図１７の半導体装置において低電位コイルが形成された層を示す平面図である。
図１９は、図１７の半導体装置において高電位コイルが形成された層を示す平面図である。
図２０は、図１７の半導体装置の模式的な断面図である。
図２１は、図１７の半導体装置の要部拡大図である。
図２２は、図１９の領域Ａの拡大図である。
図２３は、図１９の領域Ｂの拡大図である。
図２４は、図１９の領域Ｃの拡大図である。
図２５Ａは、図１７の半導体装置の製造工程の一部を示す図である。
図２５Ｂは、図１７の半導体装置の製造工程の一部を示す図である。
図２６Ａは、図２５Ａの次の工程を示す図である。
図２６Ｂは、図２５Ｂの次の工程を示す図である。
図２７Ａは、図２６Ａの次の工程を示す図である。
図２７Ｂは、図２６Ｂの次の工程を示す図である。
図２８Ａは、図２７Ａの次の工程を示す図である。
図２８Ｂは、図２７Ｂの次の工程を示す図である。
図２９Ａは、図２８Ａの次の工程を示す図である。
図２９Ｂは、図２８Ｂの次の工程を示す図である。
図３０Ａは、図２９Ａの次の工程を示す図である。
図３０Ｂは、図２９Ｂの次の工程を示す図である。
図３１Ａは、図３０Ａの次の工程を示す図である。
図３１Ｂは、図３０Ｂの次の工程を示す図である。
図３２Ａは、図３１Ａの次の工程を示す図である。
図３２Ｂは、図３１Ｂの次の工程を示す図である。
図３３は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図３４は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図３５は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図３６は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図３７は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図３８は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図３９は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図４０は、本開示の一実施形態に係る半導体装置の模式的な平面図である。
図４１は、図４０の半導体装置において低電位コイルが形成された層を示す平面図である。
図４２は、図４０の半導体装置において高電位コイルが形成された層を示す平面図である。
図４３は、図４０の半導体装置の模式的な断面図である。
図４４は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図４５は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図４６は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図４７は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図４８は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図４９は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図５０は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図５１は、本開示の一実施形態に係る半導体装置の模式的な平面図である。
図５２は、図５１の半導体装置において低電位コイルが形成された層を示す平面図である。
図５３は、図５１の半導体装置において高電位コイルが形成された層を示す平面図である。
図５４は、図５１の半導体装置の模式的な断面図である。
図５５は、図５１の半導体装置の要部拡大図である。
図５６は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図５７は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図５８は、本開示の一実施形態に係る半導体装置の模式的な断面図である。
図５９は、本開示の一実施形態に係る半導体装置Ｄ１の模式的な平面図である。
図６０は、図５９の半導体装置Ｄ１において低電位コイル９１５が形成された層を示す平面図である。
図６１は、図５９の半導体装置Ｄ１において高電位コイル９１６が形成された層を示す平面図である。
図６２は、図５９の半導体装置Ｄ１の模式的な断面図である。
図６３は、図５９の半導体装置の効果を説明するための図である。
図６４は、本開示の一実施形態に係る半導体装置Ｄ１の模式的な断面図である。
図６５は、図６４の半導体装置の効果を説明するための図である。
図６６は、本開示の一実施形態に係る半導体装置Ｄ１の模式的な断面図である。
図６７は、本開示の一実施形態に係る半導体装置Ｅ１の模式的な平面図である。
図６８は、図６７の半導体装置Ｅ１において低電位コイル２０が形成された層を示す平面図である。
図６９は、図６７の半導体装置Ｅ１において高電位コイル１０１６が形成された層を示す平面図である。
図７０は、図６７の半導体装置Ｅ１の模式的な断面図である。
図７１は、図７０の高電位コイル１０１６の要部拡大図である。
図７２は、図７１の高電位コイル１０１６の形成に関連する工程を示す図である。
図７３は、図７２の次の工程を示す図である。
図７４は、図７３の次の工程を示す図である。
図７５は、図７４の次の工程を示す図である。
図７６は、図７５の次の工程を示す図である。
図７７は、図７６の次の工程を示す図である。
図７８は、本開示の一実施形態に係る半導体装置Ｅ１の模式的な断面図である。
図７９は、本開示の一実施形態に係る半導体装置Ｅ１の模式的な断面図である。
図８０は、図７９の高電位コイル１０１６の要部拡大図である。
図８１は、図８０の高電位コイル１０１６の形成に関連する工程を示す図である。
図８２は、図８１の次の工程を示す図である。
図８３は、図８２の次の工程を示す図である。
図８４は、図８３の次の工程を示す図である。
図８５は、図８４の次の工程を示す図である。
図８６は、本開示の一実施形態に係る半導体装置Ｅ１の模式的な断面図である。
図８７は、前記実施形態の変形例を示す図である。
図８８は、前記実施形態の変形例を示す図である。
図８９は、前記実施形態の変形例を示す図である。
図９０は、前記実施形態の変形例を示す図である。
図９１は、前記実施形態の変形例を示す図である。
図９２は、前記実施形態の変形例を示す図である。
【発明を実施するための形態】
【０００６】
以下では、添付図面を参照して、本開示の実施形態を詳細に説明する。
［半導体モジュールの構造］
図１～図９を参照して、半導体モジュール１の構造について説明する。説明の便宜上、平面図の上下方向を第１方向Ｘ、第１方向Ｘに対して直角である平面図の左右方向を第２方向Ｙとそれぞれ定義する。第１方向Ｘおよび第２方向Ｙは、ともに半導体モジュール１の厚さ方向に対して直角である。
【０００７】
図１は、半導体モジュール１を示す平面図である。図２は、理解の便宜上、図１から後述する封止樹脂６を省略した平面図である。図３は、半導体モジュール１を示す左側面図である。図４は、半導体モジュール１を示す右側面図である。図５は、半導体モジュール１を示す正面図である。図６は、半導体モジュール１を示す背面図である。図７は、図２のVII－VII線（一点鎖線）に沿う断面図である。図８は、図２のVIII－VIII線に沿う断面図である。なお、図２においては、封止樹脂６を想像線（二点鎖線）により図示している。図７および図８においては、封止樹脂６を省略せず図示している。
【０００８】
半導体モジュール１は、たとえば電気自動車、またはハイブリッド自動車などのインバータ装置の回路基板に表面実装されるものであり、パッケージ形式がＳＯＰである。なお、半導体モジュール１は、ＳＯＰに限らず、ＱＦＮ（Quad For Non Lead Package）、ＤＦＰ（Dual Flat Package）、ＤＩＰ（Dual Inline Package）、ＱＦＰ（Quad Flat Package）、ＳＩＰ（Single Inline Package）、もしくは、ＳＯＪ（Small Outline J-leaded Package）、または、これらに類する種々のパッケージ形式からなっていてもよい。
【０００９】
半導体モジュール１は、半導体素子１１、絶縁素子１２、導電支持部材８０、封止樹脂６、ボンディングワイヤ７１、内装めっき層７２および外装めっき層７３を備えている。この形態においては、半導体モジュール１は、平面視矩形状である。
【００１０】
半導体素子１１および絶縁素子１２は、半導体モジュール１を機能させるための素子である。半導体素子１１は、制御素子１１１および駆動素子１１２を含む。制御素子１１１は、たとえばＥＣＵから入力された制御信号をＰＷＭ制御信号に変換する回路と、前記ＰＷＭ制御信号を駆動素子１１２へ伝送するための送信回路と、駆動素子１１２からの電気信号を受ける受信回路とを有する。駆動素子１１２は、前記ＰＷＭ制御信号を受信する受信回路と、前記ＰＷＭ信号に基づきＩＧＢＴなどのパワー半導体素子のスイッチング動作を行う回路（ゲートドライバ）と、電気信号を制御素子１１１へ伝送するための送信回路とを有する。前記電気信号は、たとえばモータ近傍に設置された温度センサからの出力信号が挙げられる。
（【００１１】以降は省略されています）

関連特許