特許ウォッチ

公開番号2025166149
公報種別公開特許公報(A)
公開日2025-11-05
出願番号2025134741,2023511497
出願日2025-08-13,2022-03-30
発明の名称撮像素子および撮像装置
出願人株式会社ニコン
代理人弁理士法人RYUKA国際特許事務所
主分類H04N 25/79 20230101AFI20251028BHJP(電気通信技術)
要約【課題】半導体チップを上下に重ねて構成される高機能な撮像素子を提供する。
【解決手段】撮像素子であって、行方向と列方向とに並んで配置され、少なくとも1つの画素を含む複数の画素ブロックを有する第1基板と、行方向と列方向とに並んで配置され、画素から出力された信号をデジタル信号に変換する変換部と、変換部でデジタル信号に変換された信号を出力するための貫通電極部とを含む複数の制御ブロックを有する第2基板と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
光を電荷に変換する第１光電変換部と、光を電荷に変換する第２光電変換部とが配置された画素部を有する第１基板と、
前記第１基板とともに積層された基板であって、前記第１光電変換部で変換された電荷に基づく第１信号をデジタル信号に変換する第１変換部と、前記第１変換部で前記第１信号からデジタル信号に変換された第１デジタル信号が出力される第１貫通電極の第１貫通穴が形成された第１貫通電極部とを含む第１制御ブロックと、前記第２光電変換部で変換された電荷に基づく第２信号をデジタル信号に変換する第２変換部と、前記第２変換部で前記第２信号からデジタル信号に変換された第２デジタル信号が出力される第２貫通電極の第２貫通穴が形成された第２貫通電極部とを含む第２制御ブロックとが配置された制御回路部を有する第２基板と、
前記第１基板とともに積層された基板であって、前記第１貫通電極と電気的に接続される第３貫通電極の第３貫通穴が形成された第３貫通電極部と、前記第２貫通電極と電気的に接続される第４貫通電極の第４貫通穴が形成された第４貫通電極部とが配置され、前記第３貫通電極から出力された前記第１デジタル信号と、前記第４貫通電極から出力された前記第２デジタル信号とを処理する処理部と、前記処理部で処理された前記第１デジタル信号と、前記処理部で処理された前記第２デジタル信号とのうち少なくとも一方のデジタル信号が出力される第５貫通電極のための第５貫通穴が形成された第５貫通電極部とを有する第３基板と
を備え、
前記処理部は、前記第２基板と前記第３基板とが積層される方向において前記制御回路部と重なる位置に配置され、
前記第５貫通電極部は、前記第３基板において前記処理部の外側に配置される、
撮像素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体チップを上下に重ねて構成される撮像素子が知られている（例えば、特許文献１）。従来より高機能化が求められている。
特許文献１特開２００６－４９３６１号公報
【発明の概要】
【０００３】
本発明の第１の態様においては、撮像素子であって、行方向と列方向とに並んで配置され、少なくとも１つの画素を含む複数の画素ブロックを有する第１基板と、行方向と列方向とに並んで配置され、画素から出力された信号をデジタル信号に変換する変換部と、変換部でデジタル信号に変換された信号を出力するための貫通電極部とを含む複数の制御ブロックを有する第２基板と、を備える。
【０００４】
本発明の第２の態様においては、撮像装置であって、上記撮像素子を備える。
【０００５】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
撮像素子４００の概要を示す図である。
画素部１１０の具体的な構成の一例を示す。
画素１１２の回路構成の一例を示す。
制御回路部２１０のより具体的な構成の一例を示す。
制御ブロック２２０のより具体的な構成の一例を示す。
画像処理部３１０のより具体的な構成の一例を示す。
処理ブロック３２０のより具体的な構成の一例を示す。
撮像素子４００の配線方法の一例を説明するための図である。
複数の制御ブロック２２０の配置関係を示す模式図である。
複数の処理ブロック３２０の配置関係を示す模式図である。
他の制御ブロック６２０の具体的な構成の一例を示す。
制御ブロック６２０を用いた撮像素子８００の配線方法の一例を説明するための図である。
複数の制御ブロック６２０の配置関係を示す模式図である。
さらに他の制御ブロック６４０の具体的な構成の一例を示す。
複数の制御ブロック６４０の配置関係を示す模式図である。
さらに他の制御ブロック６６０の具体的な構成の一例を示す。
複数の制御ブロック６４０の配置関係を示す模式図である。
貫通電極６２の配置の詳細を示す模式図である。
貫通電極６２の配置の詳細を示す模式図である。
実施例に係る撮像装置５００の構成例を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
本明細書において、Ｘ軸とＹ軸とは互いに直交し、Ｚ軸はＸＹ平面に直交する。ＸＹＺ軸は右手系を構成する。Ｚ軸と平行な方向を撮像素子の積層方向と称する場合がある。本明細書において、「上」及び「下」の用語は、重力方向における上下方向に限定されない。これらの用語は、Ｚ軸方向における相対的な方向を指すに過ぎない。なお、本明細書では、Ｘ軸方向の配列を「行」とし、Ｙ軸方向の配列を「列」として説明するが、行列方向はこれに限定されない。
【０００９】
図１は、撮像素子４００の概要を示す図である。撮像素子４００は、被写体を撮像する。撮像素子４００は、撮像された被写体の画像データを生成する。撮像素子４００は、第１基板１００、第２基板２００および第３基板３００を備える。図１に示すように、第１基板１００は、第２基板２００に積層されている。また、第２基板２００は第３基板３００に積層されている。
【００１０】
第１基板１００は、画素部１１０を有する。画素部１１０には、光が入射される。画素部１１０は、入射された光に基づく画素信号を出力する。第１基板１００を画素チップと称することがある。
（【００１１】以降は省略されています）

関連特許