特許ウォッチ

公開番号2025145326
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024045437
出願日2024-03-21
発明の名称送信装置及び半導体装置
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H04L 7/033 20060101AFI20250926BHJP(電気通信技術)
要約【課題】受信装置に好適なアナログ信号を生成する送信装置及び半導体装置を提供する。
【解決手段】一実施形態の送信装置は、n相の第1デジタル信号、及び第1デジタル信号から第1位相だけシフトしたn相の第2デジタル信号を生成するデジタル処理回路と、ここで、nは2以上の整数であり、n相の第1クロック信号から第2位相だけシフトしたn相の第2クロック信号を生成する遅延回路と、第1クロック信号に基づいて、第1デジタル信号を単相の第3デジタル信号に変換する第1マルチプレクサと、第2クロック信号に基づいて、第2デジタル信号を第3デジタル信号から第1位相及び第2位相の和だけシフトした単相の第4デジタル信号に変換する第2マルチプレクサと、第3デジタル信号に基づく第1アナログ信号、及び第4デジタル信号に基づく第2アナログ信号の合成信号を出力する第1ドライバと、を備える。第2位相は、0以上かつ前記第1位相以下である。
【選択図】図4
特許請求の範囲【請求項１】
ｎ相の第１デジタル信号、及び前記第１デジタル信号から第１位相だけシフトしたｎ相の第２デジタル信号を生成するデジタル処理回路と、ここで、ｎは２以上の整数であり、
ｎ相の第１クロック信号から第２位相だけシフトしたｎ相の第２クロック信号を生成する遅延回路と、
前記第１クロック信号に基づいて、前記第１デジタル信号を単相の第３デジタル信号に変換する第１マルチプレクサと、
前記第２クロック信号に基づいて、前記第２デジタル信号を前記第３デジタル信号から前記第１位相及び前記第２位相の和だけシフトした単相の第４デジタル信号に変換する第２マルチプレクサと、
前記第３デジタル信号に基づく第１アナログ信号、及び前記第４デジタル信号に基づく第２アナログ信号の合成信号を出力する第１ドライバと、
を備え、
前記第２位相は、０以上かつ前記第１位相以下である、
送信装置。
続きを表示（約 720 文字）【請求項２】
前記デジタル処理回路は、ｎ相の第５デジタル信号、及び前記第５デジタル信号から前記第１位相だけシフトしたｎ相の第６デジタル信号を更に生成し、
前記第１デジタル信号及び前記第５デジタル信号は、差動信号であり、
前記第２デジタル信号及び前記第６デジタル信号は、差動信号であり、
前記第１クロック信号に基づいて、前記第５デジタル信号を単相の第７デジタル信号に変換する第３マルチプレクサと、
前記第２クロック信号に基づいて、前記第６デジタル信号を前記第７デジタル信号から前記和だけシフトした単相の第８デジタル信号に変換する第４マルチプレクサと、
前記第７デジタル信号に基づく第３アナログ信号、及び前記第８デジタル信号に基づく第４アナログ信号の合成信号を出力する第２ドライバと、
を更に備える、
請求項１記載の送信装置。
【請求項３】
前記第３デジタル信号の周期は、前記第１デジタル信号の１／ｎであり、
前記第４デジタル信号の周期は、前記第２デジタル信号の１／ｎである、
請求項１記載の送信装置。
【請求項４】
前記第１マルチプレクサ及び前記第２マルチプレクサによる変換は、パラレル信号からシリアル信号への変換を含む、
請求項１記載の送信装置。
【請求項５】
配線基板と、
前記配線基板上に設けられ、請求項１乃至請求項４のいずれか１項記載の送信装置が半導体回路として形成された半導体チップと、
前記半導体チップを封止し前記配線基板の一部を覆う樹脂と、
を備える半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、送信装置及び半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
送信装置と受信装置とは伝送路を介して接続される。送信装置は、データが重畳されたデジタル信号を生成する。送信装置は、デジタル信号をアナログ信号に変換する。送信装置は、伝送路を介して受信装置にアナログ信号を送信する。受信装置は、アナログ信号に基づき、デジタル信号を生成する。受信装置は、生成されたデジタル信号に基づき、データを再生する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１５３２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
受信装置に対して好適なアナログ信号を生成する送信装置及び半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態の送信装置は、ｎ相の第１デジタル信号、及び上記第１デジタル信号から第１位相だけシフトしたｎ相の第２デジタル信号を生成するデジタル処理回路と、ここで、ｎは２以上の整数であり、ｎ相の第１クロック信号から第２位相だけシフトしたｎ相の第２クロック信号を生成する遅延回路と、上記第１クロック信号に基づいて、上記第１デジタル信号を単相の第３デジタル信号に変換する第１マルチプレクサと、上記第２クロック信号に基づいて、上記第２デジタル信号を上記第３デジタル信号から上記第１位相及び上記第２位相の和だけシフトした単相の第４デジタル信号に変換する第２マルチプレクサと、上記第３デジタル信号に基づく第１アナログ信号、及び上記第４デジタル信号に基づく第２アナログ信号の合成信号を出力する第１ドライバと、を備える。上記第２位相は、０以上かつ上記第１位相以下である。
【図面の簡単な説明】
【０００６】
実施形態に係る送信装置を含む送受信システムの構成の一例を示すブロック図。
実施形態に係る送受信システムを含む半導体装置の断面構造の一例を示す断面図。
実施形態に係る送信装置の構成の一例を示すブロック図。
実施形態に係る送信装置に含まれるフィードフォワードイコライザの構成の一例を示すブロック図。
実施形態に係るフィードフォワードイコライザに含まれるバッファ回路の構成の一例を示すブロック図。
実施形態に係るフィードフォワードイコライザに含まれる遅延回路の構成の一例を示すブロック図。
実施形態に係る送信装置における信号Ｍａｉｎの生成動作の一例を示すタイミングチャート。
実施形態に係る送信装置における信号Ｐｏｓｔの生成動作の一例を示すタイミングチャート。
実施形態に係る送信装置から出力される信号ＴＲの波形の一例を示す模式図。
【発明を実施するための形態】
【０００７】
以下に、実施形態について図面を参照して説明する。
【０００８】
なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。同様の構成を有する要素同士を特に区別する場合、同一符号の末尾に、互いに異なる文字又は数字を付加する場合がある。
【０００９】
１．構成
１．１送受信システム
まず、実施形態に係る送信装置を含む送受信システムの構成について説明する。図１は、実施形態に係る送信装置を含む送受信システムの構成の一例を示すブロック図である。
【００１０】
送受信システム１は、例えば、有線によるシリアル通信を実現する送受信系である。送受信システム１は、データを一方の装置又は回路から他方の装置又は回路へ伝送するように構成される。具体的には、送受信システム１は、送信装置２、伝送路３、及び受信装置４を備える。
（【００１１】以降は省略されています）

関連特許