特許ウォッチ

公開番号2025145271
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024045361
出願日2024-03-21
発明の名称メモリシステム
出願人キオクシア株式会社
代理人個人,個人,個人
主分類G06F 12/00 20060101AFI20250926BHJP(計算;計数)
要約【課題】メモリの信頼性を向上させることが出来るメモリシステムを提供する。
【解決手段】ホストに接続可能なメモリシステム1は、第1の不揮発性メモリ100と、コントローラ200と、を備える。第1の不揮発性メモリは、各々が消去動作の単位である複数のブロックBLKを含む。コントローラは、第1の不揮発性メモリに電気的に接続し、第1の不揮発性メモリを制御し、ホスト300から第1のデータを受信し、複数のブロックのうちの1つである第1ブロックに実行された消去動作の回数に応じて異なる第2のデータを用いて第1のデータをランダマイズ処理することにより第1のデータから第3のデータを生成する。コントローラは、第3のデータを第1ブロックに書き込む。
【選択図】図1
特許請求の範囲【請求項１】
ホストに接続可能なメモリシステムであって、
各々がデータの消去動作の単位である複数のブロックを含む第１の不揮発性メモリと、
前記第１の不揮発性メモリに電気的に接続され、前記第１の不揮発性メモリを制御するように構成されたコントローラとを具備し、
前記コントローラは、前記ホストから第１のデータを受信し、
前記複数のブロックのうちの１つである第１ブロックに実行された前記消去動作の回数に応じて異なる第２のデータを用いて前記第１のデータをランダマイズ処理することにより前記第１のデータから第３のデータを生成し、
前記第３のデータを前記第１ブロックに書き込むように構成される、
メモリシステム。
続きを表示（約 1,300 文字）【請求項２】
前記第２のデータは、前記複数のブロックのうちの第２ブロックに実行された前記消去動作の回数に応じても異なる、
請求項１に記載のメモリシステム。
【請求項３】
ホストに接続可能なメモリシステムであって、
各々がデータの消去動作の単位である複数のブロックを含む第１の不揮発性メモリと、
前記第１の不揮発性メモリに電気的に接続され、前記第１の不揮発性メモリを制御するように構成されたコントローラとを具備し、
前記コントローラは、前記ホストから第１のデータを受信し、
前記複数のブロックのうちの１つである第１ブロックに実行された前記消去動作の時期に応じて異なる第２のデータを用いて前記第１のデータをランダマイズ処理することにより前記第１のデータから第３のデータを生成し、
前記第３のデータを前記第１ブロックに書き込むように構成される、
メモリシステム。
【請求項４】
ホストに接続可能なメモリシステムであって、
各々がデータの消去単位である複数のブロックを含む第１の不揮発性メモリと、
前記第１の不揮発性メモリに電気的に接続され、前記第１の不揮発性メモリを制御するように構成されたコントローラとを具備し、
前記コントローラは、前記ホストから第１のデータを受信し、
前記第１のデータの受信毎に異なる第２のデータを用いて前記第１のデータをランダマイズ処理することにより前記第１のデータから第３のデータを生成し、
前記第３のデータを前記複数のブロックのうちの１つである第１ブロックに書き込むように構成される、
メモリシステム。
【請求項５】
前記第２のデータは、前記第１のデータの識別情報の少なくとも一部である、
請求項４に記載のメモリシステム。
【請求項６】
前記第２のデータは、前記第１のデータのバージョン情報である、
請求項５に記載のメモリシステム。
【請求項７】
前記第１のデータは第１ファームウェアであり、
前記第２のデータは前記第１ファームウェアの更新処理或いは復元処理に用いられる情報に含まれる、
請求項１乃至６のいずれか１項に記載のメモリシステム。
【請求項８】
前記コントローラは、さらに前記第２のデータを前記第１の不揮発性メモリに書き込むように構成される、
請求項１乃至６のいずれか１項に記載のメモリシステム。
【請求項９】
前記コントローラは、前記第２のデータを前記第１ブロックに書き込むように構成される、
請求項８に記載のメモリシステム。
【請求項１０】
前記コントローラは、
前記第３のデータを前記第１ブロックの第１領域に書き込み、
前記第２のデータを前記第１ブロックの前記第１領域とは異なる第２領域に書き込むように構成される、
請求項９に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、メモリシステムに関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
ＮＡＮＤフラッシュメモリのような不揮発性メモリと、不揮発性メモリを制御するメモリコントローラと、を備えるメモリシステムが知られている。
【先行技術文献】
【特許文献】
【０００３】
特許第６４９９０６５号公報
特開２０２１－１８９９１２号公報
米国特許出願公開第２０２０／０４１０１０２号明細書
米国特許出願公開第２００４／００３４７８５号明細書
米国特許出願公開第２０２２／０１０７７９７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、メモリの信頼性を向上させることが出来るメモリシステムを提供する。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、メモリシステムは、ホストに接続可能である。メモリシステムは、第１の不揮発性メモリと、コントローラと、を備える。第１の不揮発性メモリは、各々が消去動作の単位である複数のブロックを含む。コントローラは、第１の不揮発性メモリに電気的に接続され、第１の不揮発性メモリを制御する。コントローラは、ホストから第１のデータを受信する。コントローラは、複数のブロックのうちの１つである第１ブロックに実行された消去動作の回数に応じて異なる第２のデータを用いて第１のデータをランダマイズ処理することにより第１のデータから第３のデータを生成する。コントローラは、第３のデータを第１ブロックに書き込む。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係るメモリシステムの構成を示す。
図２は、第１実施形態に係るブロックの回路構成を示す。
図３は、第１実施形態に係るブロックに格納されるデータの概略構成を示す。
図４は、第１実施形態に係るファームウェアブロックの内部構成を示す。
図５は、第１実施形態に係るランダマイズ回路の詳細な構成を示す。
図６は、第１実施形態に係るメモリコントローラによるファームウェア更新処理のためのデータ処理の例を示す。
図７は、第１実施形態に係るファームウェア更新処理の概要を示す。
図８は、第１実施形態に係るファームウェア更新処理のフローを示す。
図９は、第１実施形態に係るファームウェア復元処理のフローを示す。
図１０は、第１実施形態の変形例に係るヘッダー情報の変更処理の概要を示す。
図１１は、第２実施形態に係るファームウェアブロックの内部構成を示す。
図１２は、第２実施形態に係るヘッダー情報の読み出し、ヘッダー情報の変更処理及びシード値の設定処理の概要を示す。
図１３は、第２実施形態に係るファームウェア更新処理のフローを示す。
図１４は、第２実施形態に係るファームウェア復元処理のフローを示す。
図１５は、第３実施形態に係るファームウェアブロックの内部構成を示す。
図１６は、第３実施形態に係るメモリコントローラの構成を示す。
図１７は、第３実施形態に係るヘッダー情報の変更処理及びシード値の設定処理の概要を示す。
図１８は、第３実施形態に係るファームウェア更新処理のフローを示す。
図１９は、第３実施形態に係るファームウェア復元処理のフローを示す。
図２０は、第４実施形態に係るファームウェアブロックの内部構成を示す。
図２１は、第４実施形態に係るヘッダー情報の変更処理及びシード値の設定処理の概要を示す。
図２２は、第４実施形態に係るファームウェア更新処理のフローを示す。
図２３は、第４実施形態に係るファームウェア復元処理のフローを示す。
図２４は、第５実施形態に係るブロックに格納されるデータの概略構成を示す。
図２５は、第５実施形態に係るファームウェアブロックの内部構成を示す。
図２６は、第５実施形態に係るファームウェア更新処理の概要を示す。
図２７は、第５実施形態に係るファームウェア更新処理のフローを示す。
図２８は、第６実施形態に係るヘッダー情報の書き込み処理の概要を示す。
図２９は、第６実施形態に係るヘッダー情報の書き込み処理のフローを示す。
図３０は、第６実施形態に係るヘッダー情報の読み出し処理のフローを示す。
【発明を実施するための形態】
【０００７】
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明を省略する場合がある。或る実施形態についての記述は全て、明示的にまたは自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【０００８】
なお、図面における図形の大きさ、或いは図形の大小関係は、それら図形が示す構成及びデータの大きさ、或いは大小関係を示すものではない。
【０００９】
各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現することが出来る。このため、各機能ブロックがこれらのいずれでもあることが明確となるように、概してそれらの機能の観点から記述される。また、各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
【００１０】
また、実施形態の方法のフローにおけるいずれのステップも、例示の順序に限定されず、そうでないと示されない限り、例示の順序とは異なる順序で及び（または）別のステップと並行して実行されることが可能である。
（【００１１】以降は省略されています）

関連特許