特許ウォッチ

公開番号2025135914
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2024033996
出願日2024-03-06
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 12/02 20060101AFI20250911BHJP(計算;計数)
要約【課題】必要な揮発性メモリの容量の増加が抑制されたメモリシステムを提供すること。
【解決手段】不揮発性メモリは、複数の記憶領域を備える。メモリコントローラは、第1の時間区間に発生した第1記憶領域に対するリード動作の要求のうちのリード動作が未完了の要求の数である第1数をカウントする。メモリコントローラは、第1の時間区間に後続する第2の時間区間において、第1数が0でない間は、第1記憶領域に対するイレース動作を実行することなく第1数が0になることを待ち、第1数が0になったことに応じて第1記憶領域に対するイレース動作を実行する。
【選択図】図10
特許請求の範囲【請求項１】
それぞれがデータのイレース動作の単位である複数の記憶領域を備える不揮発性メモリと、
前記複数の記憶領域のうちの１つ以上の第１記憶領域に対して第１の時間区間に発生したリード動作の要求のうちの、リード動作が未完了の要求の数である第１数をカウントし、
前記複数の記憶領域のうちの１つ以上の第２記憶領域に対して前記第１の時間区間に後続する第２の時間区間に発生したリード動作の要求のうちの、リード動作が未完了の要求の数である第２数をカウントし、
前記第２の時間区間において、前記第１数が０でない間は、前記第１記憶領域に対する前記イレース動作を実行することなく前記第１数が０になることを待ち、前記第１数が０になったことに応じて、前記第１記憶領域に対する前記イレース動作を実行する、
ように構成されたメモリコントローラと、
を備えるメモリシステム。
続きを表示（約 950 文字）【請求項２】
揮発性メモリをさらに備え、
前記メモリコントローラは、さらに、
第１カウンタおよび第２カウンタを前記揮発性メモリに格納し、
前記複数の記憶領域のうちの１つ以上の第３記憶領域に対して前記第２の時間区間に後続する第３の時間区間に発生したリード動作の要求のうちの、リード動作が未完了の要求の数である第３数をカウントし、
前記第１数のカウントおよび前記第３数のカウントを前記第１カウンタを用いて実行し、
前記第２数のカウントを前記第２カウンタを用いて実行する、
ように構成された、
請求項１に記載のメモリシステム。
【請求項３】
前記メモリコントローラは、さらに、
前記第１の時間区間において、前記第１記憶領域を前記イレース動作の実行対象として決定したことに応じて時間区間を前記第１の時間区間から前記第２の時間区間に切り替える、
ように構成された、
請求項１に記載のメモリシステム。
【請求項４】
前記メモリコントローラは、さらに、
前記第１の時間区間において、前記第１記憶領域をコピー元とするガベージコレクション動作を実行し、
前記ガベージコレクション動作の完了に応じて時間区間を前記第１の時間区間から前記第２の時間区間に切り替える、
ように構成された、
請求項１に記載のメモリシステム。
【請求項５】
前記メモリコントローラは、
前記メモリコントローラがホストに提供するアドレス空間のうちの位置を示す第１アドレス情報を含むリードコマンドを前記ホストから受信するに応じて、前記第１アドレス情報に対応する前記不揮発性メモリにおける位置を示す第２アドレス情報を取得し、前記第２アドレス情報を含むリード動作の要求をキューへ格納し、
前記キューに格納されている前記要求に従い、前記第２アドレス情報が示す位置に格納されているデータが有効であるか無効であるかに関わらず、前記第２アドレス情報が示す位置から前記データをリードする、
ように構成された、
請求項１から請求項４の何れか一項に記載のメモリシステム。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、メモリシステムに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
従来、フラッシュメモリおよびメモリコントローラを有するメモリシステムにおいては、メモリコントローラは、ガベージコレクション動作を実行する。ガベージコレクション動作は、少なくとも２つのブロックのうちの一から他に有効データをコピーし、コピー元のブロックを有効データが格納されていない状態にする動作である。メモリコントローラは、有効データが格納されていない状態になったブロックに対してイレース動作を実行することで、そのブロックを、新たなデータのライトが可能な状態にする。メモリコントローラは、上記のような各ブロックの状態の管理のための管理情報を揮発性メモリに格納し、揮発性メモリ内の管理情報を更新したり参照したりする。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０１２／０２８４５８７号明細書
米国特許出願公開第２０２３／０２７３８８１号明細書
米国特許出願公開第２０１０／０２３５７１５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、必要な揮発性メモリの容量の増加が抑制されたメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、不揮発性メモリと、メモリコントローラと、を備える。不揮発性メモリは、それぞれがデータのイレース動作の単位である複数の記憶領域を備える。メモリコントローラは、複数の記憶領域のうちの１つ以上の第１記憶領域に対して第１の時間区間に発生したリード動作の要求のうちの、リード動作が未完了の要求の数である第１数をカウントし、複数の記憶領域のうちの１つ以上の第２記憶領域に対して第１の時間区間に後続する第２の時間区間に発生したリード動作の要求のうちの、リード動作が未完了の要求の数である第２数をカウントし、第２の時間区間において、第１数が０でない間は、第１記憶領域に対するイレース動作を実行することなく第１数が０になることを待ち、第１数が０になったことに応じて、第１記憶領域に対する前記イレース動作を実行する、ように構成される。
【図面の簡単な説明】
【０００６】
第１の実施形態にかかるメモリシステムの構成の一例を示す模式的な図。
第１の実施形態にかかるメモリチップの構成の一例を示す模式的な図。
第１の実施形態にかかるブロックの回路構成を示す模式的な図。
第１の実施形態にかかるブロックの状態遷移を説明するための模式的な図。
第１の実施形態にかかるガベージコレクション動作と、第３状態および第４状態と、について説明するための模式的な図。
第１の実施形態にかかるメモリシステムの機能構成の一例を示す図。
第１の実施形態にかかるメモリシステムの、リードコマンドを受信した際の動作の一例を示すフローチャート。
第１の実施形態にかかるメモリシステムの、ＮＡＮＤメモリに対するリード動作に関する一連の動作の一例を示すフローチャート。
第１の実施形態にかかるメモリシステムが実行するガベージコレクション動作の一例を示すフローチャート。
第１の実施形態にかかるブロック管理部の動作の一例を説明するための図。
第１の実施形態にかかるブロック管理部の動作の具体例を説明するための図。
第１の実施形態にかかるメモリシステムが実行するイレース動作の一例を示すフローチャート。
第２の実施形態にかかるブロック管理部の動作の具体例を説明するための図。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１の実施形態）
図１は、第１の実施形態にかかるメモリシステムの構成の一例を示す模式的な図である。
【０００９】
図１に示されるように、メモリシステム１は、ホスト２と所定の通信インタフェースで接続され得る。ホスト２は、例えばプロセッサ、パーソナルコンピュータ、携帯情報端末、またはサーバである。メモリシステム１には、ホスト２から種々のアクセスコマンドが入力される。種々のアクセスコマンドは、ライトコマンドまたはリードコマンドなどを含む。
【００１０】
なお、アクセスコマンドは、論理アドレスを含む。メモリシステム１は、ホスト２に論理アドレス空間を提供する。論理アドレスは、論理アドレス空間における位置を示すアドレス情報である。ホスト２は、論理アドレスを用いることによって、ユーザデータをライトする位置またはユーザデータをリードする位置を指定する。つまり、論理アドレスは、アクセス先を示す位置情報である。
（【００１１】以降は省略されています）

関連特許