特許ウォッチ

公開番号2025130768
公報種別公開特許公報(A)
公開日2025-09-09
出願番号2024028039
出願日2024-02-28
発明の名称メモリシステム
出願人キオクシア株式会社
代理人個人,個人,個人
主分類G06F 12/00 20060101AFI20250902BHJP(計算;計数)
要約【課題】半導体記憶装置の温度を高精度に測定し、適切に制御を行うメモリシステムを提供する。
【解決手段】メモリシステム3は、メモリセルアレイ110と、周囲の温度に基づく第1温度データを出力可能な温度センサ106と、周囲の応力に基づく第1応力データを出力可能な応力センサ107と、を含むメモリチップ100を備える。メモリシステムはさらに、第1応力データに基づいて、第1温度データを第2温度データに補正する制御回路105を備える。
【選択図】図2
特許請求の範囲【請求項１】
複数のメモリセルと、周囲の温度に基づく第１温度データを出力可能な温度センサと、周
囲の応力に基づく第１応力データを出力可能な応力センサと、を含む不揮発性メモリと、
前記第１応力データに基づいて、前記第１温度データを第２温度データに補正する補正回
路と、
を備える
メモリシステム。
続きを表示（約 1,400 文字）【請求項２】
前記メモリシステムは、前記第１温度データを補正する際に参照する応力補正テーブルを
さらに備え、
前記補正回路は、前記第１応力データと前記応力補正テーブルを用いて前記第１温度デー
タを第２温度データに補正する、
請求項１に記載のメモリシステム。
【請求項３】
前記応力センサはピエゾ抵抗を有し、
前記応力センサは前記ピエゾ抵抗を用いて前記不揮発性メモリの応力を検出する、
請求項１に記載のメモリシステム。
【請求項４】
前記メモリシステムは、前記補正回路を有するメモリコントローラをさらに備え、
前記メモリコントローラは、前記第２温度データに基づいて前記メモリシステムを第１モ
ードまたは第2モードで制御する、
請求項２に記載のメモリシステム。
【請求項５】
前記第１モードでは、前記メモリコントローラは、前記メモリシステムを第１の処理速度
で制御し、
前記第２モードでは、前記メモリコントローラは、前記メモリシステムを第２の処理速度
で制御し、
前記第２の処理速度は、前記第１の処理速度と比較して低い、
請求項４に記載のメモリシステム。
【請求項６】
前記メモリシステムは、揮発性メモリをさらに備え、
前記揮発性メモリは、前記応力補正テーブルと前記第１温度データと前記第１応力データ
を格納する、
請求項４に記載のメモリシステム。
【請求項７】
複数のメモリセルと、周囲の温度に基づく第１温度データを出力可能な温度センサと、周
囲の応力に基づく第１応力データを出力可能な応力センサと、前記第１温度データを補正
する補正回路と、を含む不揮発性メモリと、
前記不揮発性メモリを制御するメモリコントローラと、
を備えるメモリシステムであって、
前記補正回路は、前記第１応力データに基づいて、前記第１温度データを第２温度データ
に補正し、
前記メモリコントローラは、前記第２温度データに基づいて前記メモリシステムを第１モ
ードまたは第２モードで制御する
メモリシステム。
【請求項８】
前記不揮発性メモリは、前記第１温度データを補正する際に参照する応力補正テーブルを
さらに備え、
前記補正回路は、前記第１応力データと前記応力補正テーブルを用いて前記第１温度デー
タを第２温度データに補正する、
請求項７に記載のメモリシステム。
【請求項９】
前記応力センサはピエゾ抵抗を有し、
前記応力センサは前記ピエゾ抵抗を用いて前記不揮発性メモリの応力を検出する、
請求項８に記載のメモリシステム。
【請求項１０】
前記第１モードでは、前記メモリコントローラは、前記メモリシステムを第１の処理速度
で制御し、
前記第２モードでは、前記メモリコントローラは、前記メモリシステムを第２の処理速度
で制御し、
前記第２の処理速度は、前記第１の処理速度と比較して低い、
請求項８に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、メモリシステムに関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
半導体記憶装置としてのＮＡＮＤメモリと、半導体記憶装置を制御するメモリコントロ
ーラと、を含むメモリシステムが知られている。近年、ＮＡＮＤメモリの高密度実装が可
能になり、半導体記憶装置が発する熱量が増加している。半導体記憶装置の温度は安全規
格で一定温度以下に定められているため、温度上昇を抑制する必要がある。例えば半導体
記憶装置に温度センサを設け、温度をモニタリングすることにより所定の温度閾値に達す
ると温度上昇を抑制するようにメモリへのアクセスを制御することで温度上昇を抑制する
機能（例えばサーマルスロットリング機能）が設けられている。
【先行技術文献】
【特許文献】
【０００３】
米国公開特許明細書第２００６／０２３８１８６
米国公開特許明細書第２０１５／０３６９６８２
米国公開特許明細書第２０２２／０１２２６４１
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、半導体記憶装置の温度を高精度に測定し、適切に制
御を行うメモリシステムを提供することを一つの目的とする。
【課題を解決するための手段】
【０００５】
上記課題を達成するために、実施形態のメモリシステムは、複数のメモリセルと、周囲
の温度に基づく第１温度データを出力可能な温度センサと、周囲の応力に基づく第１応力
データを出力可能な応力センサと、を含む不揮発性メモリを備える。実施形態のメモリシ
ステムは、さらに、前記第１応力データに基づいて、前記第１温度データを第２温度デー
タに補正する補正回路を備える。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステムの構成の一例を示すブロック図
第１実施形態に係るメモリシステムに含まれるメモリチップの構成の一例を示すブロック図
第１実施形態に係るメモリシステムに含まれる応力センサの構成の一例を示すブロック図
第2実施形態に係るメモリシステムの構成の一例を示すブロック図
第２実施形態に係るメモリシステムに含まれるメモリチップの構成の一例を示すブロック図
第３実施形態に係るメモリシステムに含まれるメモリチップの構成の一例を示すブロック図
第３実施形態に係るメモリシステムに含まれる電流調整回路の一例を示す図
実施形態に係るメモリシステムに含まれる応力補正テーブルの一例を示す図
第３実施形態に係るメモリシステムに含まれる電流調整テーブルの一例を示す図
実施形態によるメモリパッケージの内部構成の一例を示す断面図
【発明を実施するための形態】
【０００７】
（第１実施形態）
図１は、第１実施形態に係るメモリシステムの構成の一例を示すブロック図である。
【０００８】
メモリシステム３は、例えば不揮発性メモリからデータを読み出すように構成されたス
トレージデバイスである。メモリシステムは、例えば、ＳＳＤとして実現され得る。ある
いは、メモリシステムは、ハードディスクドライブ（ＨＤＤ）やメモリカードとして実現
されてもよい。
【０００９】
メモリシステム３は、メモリコントローラ４、および不揮発性メモリ５を備える。不揮
発性メモリ５は、データを不揮発に保存する半導体記憶装置である。不揮発性メモリ５は
、例えばＮＡＮＤ型フラッシュメモリである。ＮＡＮＤ型フラッシュメモリは、複数のブ
ロックを含む。複数のブロックのそれぞれは、複数のメモリセルを含む。ブロックはデー
タの消去単位である。ブロックは複数のページを含む。ページはデータの読み出しおよび
書き込み単位である。以下では、不揮発性メモリ５をＮＡＮＤメモリ５と称する。
【００１０】
メモリコントローラ４は、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような回路
によって実現されてもよい。メモリコントローラ４は、ＮＡＮＤインタフェース（Ｉ／Ｆ
）１０を介して、ＮＡＮＤメモリ５に電気的に接続されている。
（【００１１】以降は省略されています）

関連特許