特許ウォッチ

公開番号2025136691
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2024035460
出願日2024-03-08
発明の名称メモリシステムおよび制御方法
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 11/10 20060101AFI20250911BHJP(計算;計数)
要約【課題】より高精度に誤り訂正を実行する。
【解決手段】メモリシステムは、第1誤り訂正符号と第2誤り訂正符号とによる連接符号を記憶する不揮発性メモリと、メモリコントローラと、を備える。メモリコントローラは、不揮発性メモリから読み出した読出し情報に対する第1誤り訂正符号を用いた第1復号処理、または、読出し情報に誤りが含まれていないことを検査する検査処理が成功した場合に、第2誤り訂正符号のパリティである第1パリティを生成し、生成された第1パリティと、第2復号処理を実行後の第2誤り訂正符号のパリティである第2パリティと、を用いて、読出し情報に誤りが含まれているか否かを判定するための第1評価値を算出する。メモリコントローラは、第1評価値を用いて、読出し情報に誤りが含まれているか否かを判定する。
【選択図】図1
特許請求の範囲【請求項１】
記憶するデータを用いて生成される第１誤り訂正符号と、前記第１誤り訂正符号を用いて生成される第２誤り訂正符号と、による連接符号を記憶する不揮発性メモリと、
前記不揮発性メモリから読出し情報を読み出し、
前記読出し情報に対して前記第２誤り訂正符号を用いた第２復号処理を実行し、
前記第２復号処理による復号が失敗した場合に、前記読出し情報に対して前記第１誤り訂正符号を用いた第１復号処理を実行し、
前記第１復号処理、または、前記第１誤り訂正符号を用いて前記読出し情報に誤りが含まれていないことを検査する検査処理が成功した場合に、前記第２誤り訂正符号のパリティである第１パリティを生成し、生成された前記第１パリティと、前記第２復号処理を実行後の前記第２誤り訂正符号のパリティである第２パリティと、を用いて、前記読出し情報に誤りが含まれているか否かを判定するための第１評価値を算出し、
前記第１評価値を用いて、前記読出し情報に誤りが含まれているか否かを判定する、
メモリコントローラと、
を備えるメモリシステム。
続きを表示（約 2,100 文字）【請求項２】
前記第２誤り訂正符号は、符号を構成するシンボルのうち少なくとも１つのシンボルがＮ個（Ｎは２以上の整数）の成分符号群によってそれぞれ保護されているＮ次元の誤り訂正符号であり、
前記第２復号処理は、前記読出し情報に含まれるＭ個（１≦ｉ≦Ｎ、ｎｉを第ｉ次元の成分符号群に含まれる成分符号の個数として、Ｍはｎｉの総和）の成分符号を復号し、
前記メモリコントローラは、
前記検査処理により前記読出し情報に誤りが含まれていないと判定された場合に、Ｍ個の前記成分符号それぞれに対して前記第１パリティを生成し、
生成されたＭ個の前記第１パリティと、前記第２復号処理を実行後のＭ個の前記成分符号の前記第２パリティと、を用いて、前記第１評価値を算出する、
請求項１に記載のメモリシステム。
【請求項３】
前記メモリコントローラは、
Ｍ個の前記成分符号ごとに前記第１パリティと前記第２パリティとのハミング距離を算出し、前記ハミング距離が第１閾値以上である前記成分符号の個数である前記第１評価値を算出する、
請求項２に記載のメモリシステム。
【請求項４】
前記メモリコントローラは、
Ｍ個の前記成分符号ごとに前記第１パリティと前記第２パリティとのハミング距離を算出し、算出されたＭ個の前記ハミング距離のうち、値が大きい順に予め定められた個数の前記ハミング距離の総和である前記第１評価値を算出する、
請求項２に記載のメモリシステム。
【請求項５】
前記メモリコントローラは、
Ｍ個の前記成分符号のうち、前記第１復号処理による訂正の対象となった１つ以上の前記成分符号それぞれについて、前記第１パリティと前記第２パリティとのハミング距離を算出し、算出した前記ハミング距離の統計値である前記第１評価値を算出する、
請求項２に記載のメモリシステム。
【請求項６】
前記統計値は、総和または平均値である、
請求項５に記載のメモリシステム。
【請求項７】
前記第２誤り訂正符号は、符号を構成するシンボルのうち少なくとも１つのシンボルがＮ個（Ｎは２以上の整数）の成分符号群によってそれぞれ保護されているＮ次元の誤り訂正符号であり、
前記第２復号処理は、前記読出し情報に含まれるＭ個（１≦ｉ≦Ｎ、ｎｉを第ｉ次元の成分符号群に含まれる成分符号の個数として、Ｍはｎｉの総和）の成分符号を復号し、
前記メモリコントローラは、
前記第１誤り訂正符号と、前記第２復号処理によるＭ個の前記成分符号それぞれの訂正の信頼度に基づく第２評価値と、を用いて、前記検査処理を実行する、
請求項１に記載のメモリシステム。
【請求項８】
前記第２評価値は、
シンドロームが充足であり、かつ、前記信頼度が第２閾値以上である前記成分符号の個数、または、
前記信頼度が第２閾値以上である前記成分符号の個数、または、
前記信頼度の総和
である、
請求項７に記載のメモリシステム。
【請求項９】
前記第２誤り訂正符号は、符号を構成するシンボルのうち少なくとも１つのシンボルがＮ個（Ｎは２以上の整数）の成分符号群によってそれぞれ保護されているＮ次元の誤り訂正符号であり、
前記第２復号処理は、前記読出し情報に含まれるＭ個（１≦ｉ≦Ｎ、ｎｉを第ｉ次元の成分符号群に含まれる成分符号の個数として、Ｍはｎｉの総和）の成分符号を復号し、
前記メモリコントローラは、
Ｍ個の前記成分符号それぞれを復号するごとに、前記検査処理を実行する、
請求項１に記載のメモリシステム。
【請求項１０】
記憶するデータを用いて生成される第１誤り訂正符号と、前記第１誤り訂正符号を用いて生成される第２誤り訂正符号と、による連接符号を記憶する不揮発性メモリを制御するメモリコントローラによる制御方法であって、
前記不揮発性メモリから読出し情報を読み出し、
前記読出し情報に対して前記第２誤り訂正符号を用いた第２復号処理を実行し、
前記第２復号処理による復号が失敗した場合に、前記読出し情報に対して前記第１誤り訂正符号を用いた第１復号処理を実行し、
前記第１復号処理、または、前記第１誤り訂正符号を用いて前記読出し情報に誤りが含まれていないことを検査する検査処理が成功した場合に、前記第２誤り訂正符号のパリティである第１パリティを生成し、生成された前記第１パリティと、前記第２復号処理を実行後の前記第２誤り訂正符号のパリティである第２パリティと、を用いて、前記読出し情報に誤りが含まれているか否かを判定するための第１評価値を算出し、
前記第１評価値を用いて、前記読出し情報に誤りが含まれているか否かを判定する、
ことを含む制御方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、メモリシステムおよび制御方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
メモリシステムでは、ＮＡＮＤ型フラッシュメモリ等のメモリに記憶するデータを保護するために、誤り訂正符号化されたデータがメモリに記憶される。このため、メモリに記憶されたデータを読み出す際には、メモリから読み出された誤り訂正符号化されたデータ（受信語とも称される。）を復号して誤り訂正符号化される前のデータを復元する。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０１９／００８９３８４号明細書
米国特許出願公開第２０１９／０２８８７１１号明細書
米国特許出願公開第２０１７／００９３４３８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、より高精度に誤り訂正（復号）を実行することができるメモリシステムおよび制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態のメモリシステムは、第１誤り訂正符号と第２誤り訂正符号とによる連接符号を記憶する不揮発性メモリと、メモリコントローラと、を備える。メモリコントローラは、不揮発性メモリから読み出した読出し情報に対する第１誤り訂正符号を用いた第１復号処理、または、読出し情報に誤りが含まれていないことを検査する検査処理が成功した場合に、第２誤り訂正符号のパリティである第１パリティを生成し、生成された第１パリティと、第２復号処理を実行後の第２誤り訂正符号のパリティである第２パリティと、を用いて、読出し情報に誤りが含まれているか否かを判定するための第１評価値を算出する。メモリコントローラは、第１評価値を用いて、読出し情報に誤りが含まれているか否かを判定する。
【図面の簡単な説明】
【０００６】
実施形態に係るメモリシステムのブロック図。
外符号および内符号の例について説明するための図。
第１の実施形態の復号器のブロック図。
第１の実施形態の復号処理のフローチャート。
第１の実施形態の判定処理のフローチャート。
外符号による復号処理に成功した例を示す図。
外符号による復号処理に失敗した例を示す図。
偽陽性と判定する例を説明するための図。
評価値を用いた判定処理の例を説明するための図。
評価値を用いた判定処理の例を説明するための図。
第２の実施形態の復号器のブロック図。
第２の実施形態の判定処理のフローチャート。
評価値を用いた判定処理の例を説明するための図。
第３の実施形態の復号器のブロック図。
第３の実施形態の検査処理のフローチャート。
第３の実施形態の検査処理の例を説明するための図。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係るメモリシステムを詳細に説明する。なお、以下の実施形態により本発明が限定されるものではない。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係るメモリシステムの概略構成例を示すブロック図である。図１に示すように、メモリシステム１は、メモリコントローラ１０と不揮発性メモリ２０とを備える。メモリシステム１は、ホスト３０と接続可能であり、図１ではホスト３０と接続された状態が示されている。ホスト３０は、例えば、パーソナルコンピュータ、携帯端末などの電子機器であってよい。
【０００９】
不揮発性メモリ２０は、データを不揮発に記憶する不揮発性メモリであり、例えば、ＮＡＮＤメモリである。以下の説明では、不揮発性メモリ２０としてＮＡＮＤメモリが用いられた場合を例示するが、不揮発性メモリ２０として３次元構造フラッシュメモリ、ＲｅＲＡＭ（Resistance Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等のＮＡＮＤメモリ以外の記憶装置を用いることも可能である。また、不揮発性メモリ２０が半導体メモリであることは必須ではなく、半導体メモリ以外の種々の記憶媒体に対して本実施形態を適用することも可能である。
【００１０】
メモリシステム１は、メモリコントローラ１０と不揮発性メモリ２０とが１つのパッケージとして構成されるメモリカード等であってもよいし、ＳＳＤ（Solid State Drive）等であってもよい。
（【００１１】以降は省略されています）

関連特許