特許ウォッチ

公開番号2025145771
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024046150
出願日2024-03-22
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 12/00 20230101AFI20250926BHJP()
要約【課題】酸化物半導体トランジスタを備えた半導体記憶装置を提供する。
【解決手段】実施形態の半導体記憶装置は、第1の電極と、第2の電極と、第1の電極と第2の電極との間に設けられた第1のキャパシタ絶縁膜と、を含む第1のキャパシタと、第2の電極に電気的に接続され、第1の方向に延びる第1の酸化物半導体層と、第1の酸化物半導体層を囲む第1のゲート電極と、第1の酸化物半導体層に電気的に接続され、第2の電極の反対側に設けられた第3の電極と、を含む第1のトランジスタと、を備える。第2の電極は、第1の部分と、第1の部分と第1の酸化物半導体層との間に設けられた第2の部分と、第2の部分と第1の酸化物半導体層との間に設けられた第3の部分と、を含む。第1の部分の第1の方向に垂直な第2の方向の第1の幅は、第2の部分の第2の方向の第2の幅よりも小さく、第3の部分の第2の方向の第3の幅は、第2の幅よりも小さい。
【選択図】図2
特許請求の範囲【請求項１】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられた第１のキャパシタ絶縁膜と、を含む第１のキャパシタと、
前記第２の電極に電気的に接続され、第１の方向に延びる第１の酸化物半導体層と、前記第１の酸化物半導体層を囲む第１のゲート電極と、前記第１のゲート電極と前記第１の酸化物半導体層との間に設けられた第１のゲート絶縁膜と、前記第１の酸化物半導体層に電気的に接続され前記第２の電極との間に前記第１の酸化物半導体層が設けられた第３の電極と、を含む第１のトランジスタと、を備え、
前記第２の電極は、第１の部分と、前記第１の部分と前記第１の酸化物半導体層との間に設けられた第２の部分と、前記第２の部分と前記第１の酸化物半導体層との間に設けられた第３の部分と、を含み、
前記第１の部分の前記第１の方向に垂直な第２の方向の第１の幅は、前記第２の部分の前記第２の方向の第２の幅よりも小さく、
前記第３の部分の前記第２の方向の第３の幅は、前記第２の幅よりも小さい、半導体記憶装置。
続きを表示（約 900 文字）【請求項２】
前記第３の部分は、前記第１の酸化物半導体層に接する、請求項１記載の半導体記憶装置。
【請求項３】
基板を更に、備え、
前記第１のキャパシタは、前記基板と前記第１のトランジスタとの間に設けられる請求項１記載の半導体記憶装置。
【請求項４】
前記第１の幅は前記第２の幅の０．５倍以上０．９倍以下であり、前記第３の幅は前記第２の幅の０．７倍以上０．９５倍以下である、請求項１記載の半導体記憶装置。
【請求項５】
前記第３の幅は前記第１の幅よりも大きい、請求項１記載の半導体記憶装置。
【請求項６】
前記第２の電極は、金属又は金属化合物を含む第１の領域と、前記第１の領域と前記第１の酸化物半導体層との間に設けられ、前記第１の領域及び前記第１の酸化物半導体層と接し酸化物導電体を含む第２の領域と、を含む、請求項１記載の半導体記憶装置。
【請求項７】
前記第１の方向に垂直な断面において、前記第２の領域は、前記第１の領域の少なくとも一部を囲む、請求項６記載の半導体記憶装置。
【請求項８】
前記第２の領域は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、スズ（Ｓｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、カルシウム（Ｃａ）、タングステン（Ｗ）、及びモリブデン（Ｍｏ）からなる群から選ばれる少なくとも一つの金属元素と、酸素（Ｏ）と、を含む、請求項６記載の半導体記憶装置。
【請求項９】
前記第２の領域は多結晶質であり、前記第２の領域に含まれる複数の結晶の［１１１］方向が前記第１の方向に配向している、請求項６記載の半導体記憶装置。
【請求項１０】
前記第１の領域は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、及びモリブデン（Ｍｏ）からなる群から選ばれる少なくとも一つの金属元素と、窒素（Ｎ）と、を含む請求項６記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
酸化物半導体層にチャネルを形成する酸化物半導体トランジスタは、オフ動作時のチャネルリーク電流が極めて小さいという優れた特性を備える。このため、例えば、酸化物半導体トランジスタを、ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ（ＤＲＡＭ）のメモリセルのスイッチングトランジスタに適用することが可能である。酸化物半導体トランジスタをメモリセルのスイッチングトランジスタに適用する場合、酸化物半導体トランジスタの酸化物半導体層は、キャパシタのストレージノード電極と電気的に接続される。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開２０２２／０２８５３５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、酸化物半導体トランジスタを備えた半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の半導体記憶装置は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に設けられた第１のキャパシタ絶縁膜と、を含む第１のキャパシタと、前記第２の電極に電気的に接続され、第１の方向に延びる第１の酸化物半導体層と、前記第１の酸化物半導体層を囲む第１のゲート電極と、前記第１のゲート電極と前記第１の酸化物半導体層との間に設けられた第１のゲート絶縁膜と、前記第１の酸化物半導体層に電気的に接続され、前記第２の電極との間に前記第１の酸化物半導体層が設けられた第３の電極と、を含む第１のトランジスタと、を備え、前記第２の電極は、第１の部分と、前記第１の部分と前記第１の酸化物半導体層との間に設けられた第２の部分と、前記第２の部分と前記第１の酸化物半導体層との間に設けられた第３の部分と、を含み、前記第１の部分の前記第１の方向に垂直な第２の方向の第１の幅は、前記第２の部分の前記第２の方向の第２の幅よりも小さく、前記第３の部分の前記第２の方向の第３の幅は、前記第２の幅よりも小さい。
【図面の簡単な説明】
【０００６】
第１の実施形態の半導体記憶装置の等価回路図。
第１の実施形態の半導体記憶装置の模式断面図。
第１の実施形態の半導体記憶装置の模式断面図。
第１の実施形態の半導体記憶装置の模式断面図。
第１の実施形態の半導体記憶装置の拡大模式断面図。
第１の実施形態の半導体記憶装置の拡大模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第１の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
比較形態の半導体記憶装置の模式断面図。
第１の実施形態の第１の変形例の半導体記憶装置の模式断面図。
第１の実施形態の第１の変形例の半導体記憶装置の拡大模式断面図。
第１の実施形態の第２の変形例の半導体記憶装置の模式断面図。
第１の実施形態の第２の変形例の半導体記憶装置の模式断面図。
第２の実施形態の半導体記憶装置の模式断面図。
第２の実施形態の半導体記憶装置の模式断面図。
第２の実施形態の半導体記憶装置の拡大模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
第２の実施形態の半導体記憶装置の製造方法の一例を示す模式断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する場合がある。
【０００８】
また、本明細書中、便宜上「上」、「下」、「上部」、「下部」、「上方」、又は「下方」という用語を用いる場合がある。「上」、「下」、「上部」、「下部」、「上方」、又は「下方」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
【０００９】
本明細書中の半導体記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、ラザフォード後方散乱分析法（ＲｕｔｈｅｒｆｏｒｄＢａｃｋ－ＳｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）により行うことが可能である。また、半導体記憶装置を構成する部材の厚さ、部材間の距離、結晶粒径、結晶配向性等の測定には、例えば、透過型電子顕微鏡（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、結晶配向性の測定には、例えば、ナノビーム電子回折法（ＮａｎｏＢｅａｍＥｌｅｃｔｒｏｎＤｉｆｆｒａｃｔｉｏｎ：ＮＢＥＤ）を用いることが可能である。
【００１０】
（第１の実施形態）
第１の実施形態の半導体記憶装置は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に設けられた第１のキャパシタ絶縁膜と、を含む第１のキャパシタと、第２の電極に電気的に接続され、第１の方向に延びる第１の酸化物半導体層と、第１の酸化物半導体層を囲む第１のゲート電極と、第１のゲート電極と第１の酸化物半導体層との間に設けられた第１のゲート絶縁膜と、第１の酸化物半導体層に電気的に接続され第２の電極との間に第１の酸化物半導体層が設けられた第３の電極と、を含む第１のトランジスタと、を備える。第２の電極は、第１の部分と、第１の部分と第１の酸化物半導体層との間に設けられた第２の部分と、第２の部分と第１の酸化物半導体層との間に設けられた第３の部分と、を含む。第１の部分の第１の方向に垂直な第２の方向の第１の幅は、第２の部分の第２の方向の第２の幅よりも小さく、第３の部分の第２の方向の第３の幅は、第２の幅よりも小さい。
（【００１１】以降は省略されています）

関連特許