特許ウォッチ

公開番号2025032663
公報種別公開特許公報(A)
公開日2025-03-12
出願番号2023138076
出願日2023-08-28
発明の名称データ処理装置およびデータ処理方法
出願人三菱電機株式会社
代理人個人,個人
主分類G06F 12/0862 20160101AFI20250305BHJP(計算;計数)
要約【課題】本開示は、CPUリソースを節約し、かつキャッシュプリフェッチの範囲を調整することが可能なデータ処理装置およびデータ処理方法を提供することを目的とする。
【解決手段】本開示に係るデータ処理装置は、共有メモリに付随するキャッシュメモリに格納されたデータを読み込むデータ読取部を備え、データ読取部は、キャッシュメモリに格納されたデータを読み込むために要するアクセス時間が閾値を超えた場合、キャッシュメモリに格納されたデータの読み込みによるキャッシュプリフェッチを行い、アクセス時間に基づいてキャッシュプリフェッチの範囲を決定する。
【選択図】図2
特許請求の範囲【請求項１】
共有メモリに付随するキャッシュメモリに格納されたデータを読み込むデータ読取部を備え、
前記データ読取部は、前記キャッシュメモリに格納されたデータを読み込むために要するアクセス時間が閾値を超えた場合、前記キャッシュメモリに格納されたデータの読み込みによるキャッシュプリフェッチを行い、前記アクセス時間に基づいて前記キャッシュプリフェッチの範囲を決定する、データ処理装置。
続きを表示（約 930 文字）【請求項２】
前記データ読取部は、前記キャッシュメモリの一部を前記キャッシュプリフェッチの範囲とし、当該範囲をランダムに決定する、請求項１に記載のデータ処理装置。
【請求項３】
前記閾値は複数設定され、
前記データ読取部は、各前記閾値に対応する前記キャッシュメモリの一部を前記キャッシュプリフェッチの範囲として決定する、請求項１に記載のデータ処理装置。
【請求項４】
前記データ読取部は、前記アクセス時間が前記閾値を超えた場合、当該閾値を更新する、請求項１に記載のデータ処理装置。
【請求項５】
前記データ読取部は、前記アクセス時間が前記閾値を超えた場合は前記閾値を増やし、前記アクセス時間が前記閾値以下の場合は前記閾値を減らす、請求項１に記載のデータ処理装置。
【請求項６】
前記データ読取部は、前記アクセス時間が前記閾値を超えた時のアドレスに対して前記キャッシュプリフェッチを行う、請求項１に記載のデータ処理装置。
【請求項７】
前記データ読取部は、前記アクセス時間が前記閾値を超えた場合は前記キャッシュプリフェッチの範囲を増やし、前記アクセス時間が前記閾値以下の場合は前記キャッシュプリフェッチの範囲を減らす、請求項１に記載のデータ処理装置。
【請求項８】
共有メモリに付随するキャッシュメモリに格納されたデータを読み込むために要するアクセス時間が閾値を超えた場合、前記キャッシュメモリに格納されたデータの読み込みによるキャッシュプリフェッチを行い、前記アクセス時間に基づいて前記キャッシュプリフェッチの範囲を決定する、データ処理方法。
【請求項９】
前記キャッシュメモリの一部を前記キャッシュプリフェッチの範囲とし、当該範囲をランダムに決定する、請求項８に記載のデータ処理方法。
【請求項１０】
前記閾値は複数設定され、
各前記閾値に対応する前記キャッシュメモリの一部を前記キャッシュプリフェッチの範囲として決定する、請求項８に記載のデータ処理方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、複数のオペレーティングシステム（Operating System：ＯＳ）間におけるデータ通信を高速化する技術に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ハイパーバイザを用いて、単一のコンピュータ上において複数の仮想ＯＳを動作させるコンピュータシステムが知られている。各仮想ＯＳ上で動作するプログラムにおける各プログラム間のデータ通信の一手法として、各ＯＳからアクセスすることが可能な共有メモリを用いたデータ通信の方法が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－１４３１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のＯＳが同時に動作するシステムにおいて、各ＯＳ上で動作するプログラムにおける各プログラム間のデータ通信の手法として、共有メモリを用いる方法がある。この方法の問題点は、キャッシュミスによってデータのアクセスに遅延が生じることである。
【０００５】
特許文献１では、共有メモリを定期的に監視し、共有メモリへの共有データの更新を確認すると共有データの受信を行っている。特許文献１に開示されている技術には、２つの課題がある。１つ目の課題は、共有データの更新がない場合であっても定期的に共有メモリのデータ更新を監視するため、ＣＰＵ（Central Processing Unit）の時間的リソースを割くことである。２つ目の課題は、キャッシュプリフェッチの範囲を調整できないことである。
【０００６】
本開示は、このような問題を解決するためになされたものであり、ＣＰＵリソースを節約し、かつキャッシュプリフェッチの範囲を調整することが可能なデータ処理装置およびデータ処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本開示に係るデータ処理装置は、共有メモリに付随するキャッシュメモリに格納されたデータを読み込むデータ読取部を備え、データ読取部は、キャッシュメモリに格納されたデータを読み込むために要するアクセス時間が閾値を超えた場合、キャッシュメモリに格納されたデータの読み込みによるキャッシュプリフェッチを行い、アクセス時間に基づいてキャッシュプリフェッチの範囲を決定する。
【発明の効果】
【０００８】
本開示によれば、ＣＰＵリソースを節約し、かつキャッシュプリフェッチの範囲を調整することが可能となる。
【図面の簡単な説明】
【０００９】
実施の形態１に係るデータ処理装置を含むシステム全体の構成の一例を示す図である。
実施の形態１に係るデータ処理装置の構成の一例を示すブロック図である。
実施の形態１に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態１に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態１に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態１に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態２に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態３に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態４に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態５に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態６に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態７に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態８に係るデータ処理装置の動作の一例を示すフローチャートである。
実施の形態９に係るデータ処理装置の動作の一例を示すフローチャートである。
【発明を実施するための形態】
【００１０】
＜実施の形態１＞
図１は、実施の形態１に係るデータ処理装置を含むシステム全体の構成の一例を示す図である。
（【００１１】以降は省略されています）

関連特許