特許ウォッチ

公開番号2025025871
公報種別公開特許公報(A)
公開日2025-02-21
出願番号2023131077
出願日2023-08-10
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人スズエ国際特許事務所
主分類G06F 12/00 20060101AFI20250214BHJP(計算;計数)
要約【課題】不揮発性メモリにアクセスする際に用いられるデータバッファのサイズを低減できるメモリシステムを実現する。
【解決手段】実施形態によれば、メモリシステムは、不揮発性メモリチップと、ライトバッファと、コントローラとを具備する。不揮発性メモリチップは、メモリセルアレイを含む。ライトバッファは、ホストによる書き込み要求を受け付けたことに応じて受信されたデータを格納可能である。コントローラは、不揮発性メモリチップに対する1回の書き込み動作で書き込まれる第1サイズのデータよりも小さい第2サイズのデータを、ライトバッファから不揮発性メモリチップへ転送するデータ転送動作を、複数回行う。コントローラは、複数回のデータ転送動作によって不揮発性メモリチップへそれぞれ転送された複数の第2サイズのデータを、メモリセルアレイに書き込む。
【選択図】図11
特許請求の範囲【請求項１】
メモリセルアレイを含む不揮発性メモリチップと、
ホストによる書き込み要求を受け付けたことに応じて受信されたデータを格納可能なライトバッファと、
前記不揮発性メモリチップに対する１回の書き込み動作で書き込まれる第１サイズのデータよりも小さい第２サイズのデータを、前記ライトバッファから前記不揮発性メモリチップへ転送するデータ転送動作を、複数回行い、
前記複数回のデータ転送動作によって前記不揮発性メモリチップへそれぞれ転送された複数の前記第２サイズのデータを、前記メモリセルアレイに書き込むように構成されるコントローラと、を具備する、
メモリシステム。
続きを表示（約 1,900 文字）【請求項２】
前記コントローラは、
前記ホストから受信された後、前記メモリセルアレイにまだ書き込まれていないデータの第３サイズが前記第１サイズ未満である間に、前記ホストからデータの不揮発化要求を受け付けた場合、前記第１サイズから前記第３サイズを引いた第４サイズのダミーデータを、前記不揮発性メモリチップへ転送し、
前記第３サイズのデータと前記第４サイズのダミーデータとを前記メモリセルアレイに書き込むように構成される、
請求項１に記載のメモリシステム。
【請求項３】
前記メモリセルアレイは、データが第１方式で書き込まれる第１ブロックと、データが前記第１方式とは異なる第２方式で書き込まれる第２ブロックとを含み、
前記コントローラは、
前記複数の前記第２サイズのデータを、前記第１方式で前記第１ブロックに書き込み、
前記不揮発性メモリチップへ転送され、且つ前記メモリセルアレイにまだ書き込まれてない１つ以上の前記第２サイズのデータの総サイズが前記第１サイズ未満である間に、前記ホストからデータの不揮発化要求を受け付けた場合、前記１つ以上の第２サイズのデータの少なくとも一部を、前記第２方式で前記第２ブロックに書き込むように構成される、
請求項１に記載のメモリシステム。
【請求項４】
前記第１方式は、メモリセル当たりにＭビットのデータが書き込まれる方式であり、
前記第２方式は、メモリセル当たりにＮビットのデータが書き込まれる方式であり、
前記Ｍは、２以上の整数であり、
前記Ｎは、前記Ｍより小さい数である、
請求項３に記載のメモリシステム。
【請求項５】
前記コントローラは、さらに、前記第２サイズのデータを前記不揮発性メモリチップへ転送する前記データ転送動作を行った後、前記第２サイズのデータが格納されている前記ライトバッファ内の記憶領域を解放するように構成される、
請求項１に記載のメモリシステム。
【請求項６】
前記複数の第２サイズのデータの総サイズは、前記第１サイズと等しい、
請求項１に記載のメモリシステム。
【請求項７】
前記不揮発性メモリチップは、複数のラッチ回路を含み、
前記複数の第２サイズのデータは、前記複数のラッチ回路にそれぞれ格納され、
前記コントローラは、前記複数のラッチ回路にそれぞれ格納されている前記複数の第２サイズのデータを、前記メモリセルアレイに書き込むように構成される、
請求項１に記載のメモリシステム。
【請求項８】
前記不揮発性メモリチップは、第１ラッチ回路と、第２ラッチ回路とを含み、
前記コントローラは、
前記ライトバッファに格納されている前記第２サイズの第１データを、前記第１ラッチ回路へ転送し、
前記第１ラッチ回路に格納されている前記第１データを、前記第２ラッチ回路へ移動し、
前記第２ラッチ回路に格納されている前記第１データを、前記メモリセルアレイに書き込むように構成される、
請求項１に記載のメモリシステム。
【請求項９】
前記不揮発性メモリチップは、第１プレーンと、第２プレーンとを含み、
前記コントローラは、
前記第２サイズの第１データを、前記ライトバッファから前記第１プレーンへ転送するデータ転送動作を行い、
前記第２サイズの第２データを、前記ライトバッファから前記第２プレーンへ転送するデータ転送動作を行い、
前記第１データを前記第１プレーン内のブロックに書き込む動作と、前記第２データを前記第２プレーン内のブロックに書き込む動作とを並列に行うように構成される、
請求項１に記載のメモリシステム。
【請求項１０】
前記不揮発性メモリチップは、ブロックを含み、
前記コントローラは、
前記第２サイズの第１データを、前記ライトバッファから前記不揮発性メモリチップへ転送するデータ転送動作を行い、
前記第２サイズの第２データを、前記ライトバッファから前記不揮発性メモリチップへ転送するデータ転送動作を行い、
メモリセル当たりにＭビットのデータが書き込まれる方式で、前記第１データと前記第２データを前記ブロックに書き込むように構成され、
前記Ｍは、２以上の整数である、
請求項１に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、不揮発性メモリを制御する技術に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの１つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、様々なコンピューティングデバイスのメインストレージとして使用されている。
【０００３】
ホストから不揮発性メモリにアクセスされる場合、メモリシステムはデータバッファを備えることが一般的である。ホストから不揮発性メモリへのアクセスは、例えば、ホストからデータを受信して不揮発性メモリに書き込む動作、および不揮発性メモリからデータを読み出してホストへ送信する動作である。データバッファは、例えば、ライトバッファとリードバッファとを含む。ライトバッファは、不揮発性メモリに書き込まれるべきデータを記憶する。リードバッファは、不揮発性メモリから読み出されたデータを記憶する。メモリシステムは、データバッファを備えることにより、ホストとのデータの送受信と、不揮発性メモリに対する書き込み動作および読み出し動作を効率的に行うことができる。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第２０２２／０３４２５８５号明細書
米国特許出願公開第２０１７／０２６９８５６号明細書
米国特許出願公開第２０１９／０１６３６２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
データバッファのサイズは、不揮発性メモリに対する書き込み方式および書き込み順序に大きく左右され得る。例えば、書き込み方式および書き込み順序をライトバッファのサイズを小さくするように最適化した場合、リードバッファのサイズが大きくなってしまう可能性がある。一方で、書き込み方式および書き込み順序をリードバッファのサイズを小さくするように最適化した場合、ライトバッファのサイズが大きくなってしまう可能性がある。
【０００６】
実施形態の一つは、不揮発性メモリにアクセスする際に用いられるデータバッファのサイズを低減できるメモリシステムを提供する。
【課題を解決するための手段】
【０００７】
実施形態によれば、メモリシステムは、不揮発性メモリチップと、ライトバッファと、コントローラとを具備する。不揮発性メモリチップは、メモリセルアレイを含む。ライトバッファは、ホストによる書き込み要求を受け付けたことに応じて受信されたデータを格納可能である。コントローラは、不揮発性メモリチップに対する１回の書き込み動作で書き込まれる第１サイズのデータよりも小さい第２サイズのデータを、ライトバッファから不揮発性メモリチップへ転送するデータ転送動作を、複数回行う。コントローラは、複数回のデータ転送動作によって不揮発性メモリチップへそれぞれ転送された複数の第２サイズのデータを、メモリセルアレイに書き込む。
【図面の簡単な説明】
【０００８】
第１実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。
第１実施形態のメモリシステムに含まれる不揮発性メモリチップの構成例を示すブロック図。
第１実施形態のメモリシステムに含まれるブロックの構成例を示す斜視図。
第１実施形態のメモリシステムに含まれるブロックの回路構成例を示す図。
第１実施形態のメモリシステムに含まれる不揮発性メモリチップにおける書き込み順序の例を示す図。
比較例のメモリシステムに含まれる複数の不揮発性メモリチップにおける書き込み順序の例を示す図。
比較例のメモリシステムにおける不揮発性メモリチップへの書き込み動作を示す図。
比較例のメモリシステムにおける不揮発性メモリチップからの読み出し動作を示す図。
比較例のメモリシステムに含まれる複数の不揮発性メモリチップにおける書き込み順序の別の例を示す図。
第１実施形態のメモリシステムに含まれる不揮発性メモリチップへの書き込み動作の例を示す図。
第１実施形態のメモリシステムに含まれる不揮発性メモリチップに対するコマンドシーケンスの例を示す図。
第１実施形態のメモリシステムにおいて実行される書き込み制御処理の手順の例を示すフローチャート。
図１２Ａに後続する書き込み制御処理の手順の例を示すフローチャート。
第２実施形態に係るメモリシステムにおいて実行される不揮発化処理の手順の例を示すフローチャート。
図１３Ａに後続する不揮発化処理の手順の例を示すフローチャート。
第３実施形態に係るメモリシステムに含まれる不揮発性メモリチップに対するコマンドシーケンスの例を示す図。
第３実施形態のメモリシステムにおいて実行される不揮発化処理の手順の例を示すフローチャート。
【発明を実施するための形態】
【０００９】
以下、実施の形態について図面を参照して説明する。
【００１０】
（第１実施形態）
まず図１を参照して、第１実施形態に係るメモリシステムを含む情報処理システム１の構成を説明する。情報処理システム１は、ホストデバイス２と、メモリシステム３とを含む。
（【００１１】以降は省略されています）

関連特許