特許ウォッチ

公開番号2025020895
公報種別公開特許公報(A)
公開日2025-02-13
出願番号2023124524
出願日2023-07-31
発明の名称メモリシステムおよび制御方法
出願人キオクシア株式会社
代理人弁理士法人スズエ国際特許事務所
主分類G06F 12/02 20060101AFI20250205BHJP(計算;計数)
要約【課題】好適にGC動作を実行できるメモリシステムおよび制御方法を実現する。
【解決手段】コントローラは、ガベージコレクション動作を実行する際、ライトアンプリフィケーションを算出する。コントローラは、少なくとも有効データを格納している第1ブロックの数が増加するにつれて増加する第1閾値を算出する。コントローラは、ライトアンプリフィケーションがライトアンプリフィケーションの目標値よりも小さい場合に、第1閾値がより大きい値になるように第1閾値を調整し、ライトアンプリフィケーションが目標値よりも大きい場合に、第1閾値がより小さい値になるように第1閾値を調整する。コントローラは、前記第1ブロックのうち、有効データ率が第1閾値よりも小さいブロックの各々を選択する。コントローラは、選択したブロックの各々に格納されている有効データをコピー先ブロックにコピーする。
【選択図】図6
特許請求の範囲【請求項１】
ホストに接続可能なメモリシステムであって、
それぞれがデータ消去動作の単位である複数のブロックを含む不揮発性メモリと、
前記不揮発性メモリを制御し、且つ前記不揮発性メモリに対するガベージコレクション動作を実行するように構成されたコントローラと、を具備し、
前記コントローラは、
前記ガベージコレクション動作を実行する際、
前記ホストからの要求に基づいて前記不揮発性メモリに書き込まれたデータの総量に対する、前記不揮発性メモリに書き込まれたデータの総量の割合を示すライトアンプリフィケーションを算出し、
少なくとも有効データを格納している第１ブロックの個数に基づき、前記第１ブロックの数が増加するにつれて増加する第１閾値を算出し、
前記算出されたライトアンプリフィケーションが前記ライトアンプリフィケーションの目標値よりも小さい場合、前記第１閾値がより大きい値になるように前記第１閾値を調整し、前記算出されたライトアンプリフィケーションが前記目標値よりも大きい場合、前記第１閾値がより小さい値になるように前記第１閾値を調整し、
前記第１ブロックの各々について、一つのブロックに格納可能なデータの総量に対する有効データの総量の割合を示す有効データ率を特定し、
前記第１ブロックのうち、前記有効データ率が前記第１閾値よりも小さいブロックの各々を選択し、
前記選択したブロックの各々に格納されている有効データをコピー先ブロックにコピーすることによって、前記選択したブロックの各々をフリーブロックにするように構成されている、
メモリシステム。
続きを表示（約 1,900 文字）【請求項２】
前記コントローラは、
前記ガベージコレクション動作において、
前記コピーが完了した前記選択したブロックの各々に対して、データ消去動作を実行する、
ように構成されている、
請求項１に記載のメモリシステム。
【請求項３】
前記コントローラは、
前記メモリシステムをアイドル状態に遷移させたとき、
前記ガベージコレクション動作を実行するように構成されている、
請求項１に記載のメモリシステム。
【請求項４】
前記コントローラは、
前記メモリシステムを前記アイドル状態に遷移させたとき、
前記第１ブロックの数が第１範囲内にある場合に、前記ガベージコレクション動作を実行し、
前記第１ブロックの数が前記第１範囲にない場合、前記ガベージコレクション動作を実行しないように構成されている、
請求項３に記載のメモリシステム。
【請求項５】
前記コントローラは、
前記複数のブロックのうち、フリーブロックの数が第２閾値以下になったことに応じて、前記ガベージコレクション動作とは異なるガベージコレクション動作を開始し、
前記異なるガベージコレクション動作を実行する際、
前記第１ブロックのうち、前記有効データ率が低いブロックを選択し、
前記選択したブロックに格納されている有効データをコピー先ブロックにコピーするように構成されている、
請求項１に記載のメモリシステム。
【請求項６】
前記コントローラは、
前記不揮発性メモリから管理情報を読み出し、
前記管理情報に含まれている、前記不揮発性メモリに書き込まれたデータの総量を使用して、前記ライトアンプリフィケーションを算出するように構成されている、
請求項１に記載のメモリシステム。
【請求項７】
前記コントローラは、
１以上の数を指数とする前記第１ブロックの数の累乗を、前記１以上の数を指数とする前記複数のブロックの数の累乗で除した数に、前記ライトアンプリフィケーションを乗じることによって算出された値に基づいて、前記第１閾値を算出するように構成されている、
請求項１に記載のメモリシステム。
【請求項８】
前記コントローラは、
前記算出されたライトアンプリフィケーションが目標値よりも小さい場合、
前記算出された第１閾値から、第２の値を減算することによって、前記第１閾値をより小さい値になるように調整し、
前記算出された書き込み効率値が前記目標値よりも大きい場合、
前記算出された第１閾値に、第３の値を加算することによって、前記第１閾値をより大きい値になるように調整するように構成されている、
請求項１に記載のメモリシステム。
【請求項９】
前記第２の値と、前記第３の値とは、等しい値である、
請求項８に記載のメモリシステム。
【請求項１０】
それぞれが消去動作の単位である複数のブロックを含む不揮発性メモリを制御する制御方法であって、
前記不揮発性メモリに対するガベージコレクション動作を実行することを具備し、
前記ガベージコレクション動作の実行は、
ホストからの要求に基づいて前記不揮発性メモリに書き込まれたデータの総量に対する、前記不揮発性メモリに書き込まれたデータの総量の割合を示すライトアンプリフィケーションを算出することと、
少なくとも有効データを格納している第１ブロックの個数に基づき、前記第１ブロックの数が増加するにつれて増加する第１閾値を算出することと、
前記算出されたライトアンプリフィケーションが前記ライトアンプリフィケーションの目標値よりも小さい場合、前記第１閾値がより大きい値になるように前記第１閾値を調整し、前記算出されたライトアンプリフィケーションが前記目標値よりも大きい場合、前記第１閾値がより小さい値になるように前記第１閾値を調整することと、
前記第１ブロックの各々について、一つのブロックに格納可能なデータの総量に対する有効データの量の割合を示す有効データ率を特定することと、
前記第１ブロックのうち、前記有効データ率が前記第１閾値よりも小さいブロックの各々を選択することと、
前記選択したブロックの各々に格納されている有効データをコピー先ブロックにコピーすることによって、前記選択したブロックの各々をフリーブロックにすることと
を含む、
制御方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、不揮発性メモリを含むメモリシステムおよび不揮発性メモリを制御する制御方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。
【０００３】
ＮＡＮＤ型フラッシュメモリは、データ消去動作の最小単位であるブロックを複数含む。メモリシステムのコントローラは、データの書き込みに利用可能なフリーブロックの数を回復するために、ガベージコレクション（ＧＣ）動作を実行する。
【０００４】
ＧＣ動作が実行される頻度が高すぎる場合（または一度のＧＣ動作で作られるべきフリーブロックの数が多すぎる場合）、ライトアンプリフィケーションの悪化によりメモリシステムの寿命が短くなる場合がある。一方、ＧＣ動作の頻度が低すぎる場合（または一度のＧＣ動作で作られるべきフリーブロックの数が少なすぎる場合）、フリーブロックの不足により、ホストから受信されたライトコマンドの処理を即座に開始できず、これによってメモリシステムの性能の低下が引き起こされる場合がある。
【先行技術文献】
【特許文献】
【０００５】
特開２０１２－３３００２号公報
特開２０１９－２１２０９９号公報
特開２０１７－１１１４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態が解決しようとする課題は、好適にＧＣ動作を実行することができるメモリシステムおよび制御方法を提供することである。
【課題を解決するための手段】
【０００７】
実施形態によれば、ホストに接続可能なメモリシステムは、不揮発性メモリと、コントローラとを具備する。前記不揮発性メモリは、それぞれがデータ消去動作の単位である複数のブロックを含む。前記コントローラは、前記不揮発性メモリを制御し、且つ前記不揮発性メモリに対するガベージコレクション動作を実行するように構成される。前記コントローラは、前記ガベージコレクション動作を実行する際、前記ホストからの要求に基づいて前記不揮発性メモリに書き込まれたデータの総量に対する、前記不揮発性メモリに書き込まれたデータの総量の割合を示すライトアンプリフィケーションを算出する。前記コントローラは、少なくとも有効データを格納している第１ブロックの個数に基づき、前記第１ブロックの数が増加するにつれて増加する第１閾値を算出する。前記コントローラは、前記算出されたライトアンプリフィケーションが前記ライトアンプリフィケーションの目標値よりも小さい場合、前記第１閾値がより大きい値になるように前記第１閾値を調整し、前記算出されたライトアンプリフィケーションが前記目標値よりも大きい場合、前記第１閾値がより小さい値になるように前記第１閾値を調整する。前記コントローラは、前記第１ブロックの各々について、一つのブロックに格納可能なデータの総量に対する有効データの総量の割合を示す有効データ率を特定する。前記コントローラは、前記第１ブロックのうち、前記有効データ率が前記第１閾値よりも小さいブロックの各々を選択する。前記コントローラは、前記選択したブロックの各々に格納されている有効データをコピー先ブロックにコピーすることによって、前記選択したブロックの各々をフリーブロックにする。
【図面の簡単な説明】
【０００８】
実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。
実施形態に係るメモリシステムに含まれるＮＡＮＤ型フラッシュメモリの構成例を示すブロック図。
実施形態に係るメモリシステムに含まれるＤＲＡＭの構成例を示すブロック図。
実施形態に係るメモリシステムのコントローラに含まれるＣＰＵの機能構成例を示すブロック図。
実施形態に係るメモリシステムにおいて実行される書き込み動作と、ガベージコレクション動作の例を示す図。
実施形態に係るメモリシステムにおける第１閾値とアクティブブロックの数との間の関係について示す図。
実施形態に係るメモリシステムにおける、ライトアンプリフィケーション（ＷＡＦ）がＷＡＦ目標値と等しい場合の、第１閾値とアクティブブロックの数との間の関係について示す図。
実施形態に係るメモリシステムにおける、ＷＡＦがＷＡＦ目標値よりも小さい場合の、第１閾値とアクティブブロックの数との間の関係について示す図。
実施形態に係るメモリシステムにおける、ＷＡＦがＷＡＦ目標値よりも大きい場合の、第１閾値とアクティブブロックの数との間の関係について示す図。
実施形態に係るメモリシステムにおいて実行されるアイドル状態遷移動作の手順を示すフローチャート。
実施形態に係るメモリシステムにおいて実行されるガベージコレクション動作の手順を示すフローチャート。
実施形態に係るメモリシステムにおいて実行されるＷＡＦ算出動作の手順を示すフローチャート。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、実施形態を説明する。
図１は、実施形態に係るメモリシステム３を含む情報処理システム１の構成例を示すブロック図である。実施形態に係るメモリシステム３は、不揮発性メモリを含むストレージデバイスである。
【００１０】
情報処理システム１は、ホスト（ホストデバイス）２と、メモリシステム３とを含む。ホスト２と、メモリシステム３とは、バス７を介して接続可能である。
（【００１１】以降は省略されています）

関連特許